特許
J-GLOBAL ID：200903049244961848
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-132690
公開番号（公開出願番号）：特開平5-324539
出願日： 1992年05月25日
公開日（公表日）： 1993年12月07日
要約：
【要約】 (修正有)【目的】 外部メモリを最小限に抑えつつ、高性能化を図る半導体装置を提供する。【構成】 演算処理部2、チップ内外のデータの受け渡しを行うインターフェース部3をチップ内部に有するコントローラと、チップ外部に設けられた外部メモリ7と、該メモリと同一ビット幅で、該インターフェース部と外部バス8とを備える半導体装置で、バスインターフェース部3は外部メモリと同一ビット幅のデータを保持するレジスタを複数備え外部メモリのデータを参照する場合、制御信号に基いてバスインターフェース部内で使用する該レジスタの数を決定するとともに、使用する各レジスタに該外部メモリに格納されたデータを前記外部バス8を介して複数回転送し所望のビット数に達した時点で該レジスタに保持された該バスインターフェース部3から演算処理部に転送するように構成する。
請求項（抜粋）：
所定の演算を行う演算処理部(2)、及びチップ内部とチップ外部とのデータの受け渡しを行うバスインターフェース部(3)をチップ内部に有するマイクロコントローラ(1)と、チップ外部に設けられた所定データを格納する外部メモリ(7)と、該外部メモリ(7)のビット幅と同一ビット幅で、該バスインターフェース部(3)と該外部メモリ(7)とを接続する外部バス(8)と、を備える半導体装置であって、前記バスインターフェース部(3)は、前記外部メモリ(7)のビット幅と同一ビット幅のデータを保持するレジスタ(9)を複数備え、前記演算処理部(2)において前記外部メモリ(7)のデータを参照する場合、所定の制御信号に基づいて前記バスインターフェース部(3)内で使用する該レジスタ(9)の数を決定するとともに、使用する各レジスタ(9)に該外部メモリ(7)に格納されたデータを前記外部バス(8)を介して複数回転送し、所望のビット数に達した時点で該レジスタ(9)に保持された該バスインターフェース部(3)から演算処理部(2)に転送することを特徴とする半導体装置。
IPC (3件)：
G06F 13/36 320
, G06F 15/78 510
, G11C 17/00
