半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：宮田金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-057024
公開番号（公開出願番号）：特開2001-250386
出願日： 2000年03月02日
公開日（公表日）： 2001年09月14日
要約：

【要約】【課題】 3ビットの容量を持つメモリセルを使用して、入出力単位である2の整数乗ビットの整数倍の容量を有するメモリセルグループを構成して、計算機システムの中での整合性をよくする。【解決手段】 1個のメモリセルグループにおいて、データの書き込みまたは読み出し時に参照する基準電圧値を、一部のメモリセルに対して少なくすることによりメモリセルの容量を変え、メモリセルグループ全体のメモリセルの容量の和が2の整数乗ビットの整数倍になるようにする。

請求項（抜粋）：

複数のメモリセルと、制御回路と、書き込み回路と、読み出し回路を有し、所定の入出力単位ビット数ずつデータの書き込みまたは読み出しを行なう半導体メモリであり、上記複数のメモリセルは、各メモリセル毎に定められた所定の格納ビット長のデジタルデータの値に対応した閾電圧値をそれぞれ保持することにより該データを格納し、制御回路は、データの書き込みまたは読み出しの対象のメモリセルを指定し、該指定したメモリセルの閾電圧値を該メモリセルの格納ビット長のデータに対応付けるための各メモリセルに対応した数の基準電圧値を出力し、書き込み回路は、上記制御回路が出力した基準電圧値を参照して上記書き込み対象のメモリセルの閾電圧値が該メモリセルへの書き込みデータに対応する値になるように該メモリセルの閾電圧値を置き換え、読み出し回路は、読み出し対象のメモリセルの閾電圧値を検出し、上記制御回路が出力した基準電圧値を参照して該検出した閾電圧値を該読み出し対象のメモリセルの格納ビット長のデジタルデータに変換し、所定数の上記メモリセルからメモリセルグループが形成され、該メモリセルグループにおける一部のメモリセルの格納ビット長は他のメモリセルの格納ビット長より小さく、さらにメモリセルグループ内のすべてのメモリセルの格納ビット長の和は上記入出力単位ビット数の整数倍であることを特徴とする半導体メモリ。

IPC (4件)：

G11C 16/02 , G11C 16/04 , G11C 16/06 , G11C 29/00 631

FI (4件)：

G11C 29/00 631 Z , G11C 17/00 641 , G11C 17/00 305 , G11C 17/00 639 C

Fターム (13件)：

5B003AA10 , 5B003AC07 , 5B003AD03 , 5B003AD04 , 5B003AE01 , 5B025AD04 , 5B025AD05 , 5B025AD09 , 5B025AD13 , 5B025AE08 , 5L106AA10 , 5L106BB02 , 5L106BB11

前のページに戻る