特許
J-GLOBAL ID：200903049270912634
半導体実装基板及びその封止方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-276851
公開番号（公開出願番号）：特開平11-121655
出願日： 1997年10月09日
公開日（公表日）： 1999年04月30日
要約：
【要約】【課題】 導体厚さの厚いプリント配線板上に高粘度樹脂にて封止枠部材を作っても配線パターンとの間に隙間が生じず、低粘度の封止部材が漏洩しない導体実装基板を提供することを目的とする。【解決手段】 厚導体配線パターン2を有するプリント配線板1に実装された半導体5を囲むようにプリント配線板に第1の樹脂からなる封止枠部材3aを密着搭載するとともに、半導体を封止するよう封止枠部材の内側に第2の樹脂からなる封止部材3bを内在させた半導体実装基板において、封止枠部材にかかる配線パターンの導体厚さを本体導体に対して薄くしたものである。
請求項（抜粋）：
厚導体配線パターンを有するプリント配線板に実装された半導体を囲むように前記プリント配線板に第1の樹脂からなる封止枠部材を密着搭載するとともに、前記半導体を封止するよう前記封止枠部材の内側に第2の樹脂からなる封止部材を内在させた半導体実装基板において、前記封止枠部材にかかる配線パターンの導体厚さを本体導体に対して薄くしたことを特徴とする半導体実装基板。
IPC (2件)：
FI (2件)：
H01L 23/28 C
, H01L 21/56 E
