特許

J-GLOBAL ID：200903049272232088

溝型素子分離領域の形成方法及び半導体装置の製造方法

発明者： 高橋 洋
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-360947
公開番号（公開出願番号）：特開2000-183155
出願日： 1998年12月18日
公開日（公表日）： 2000年06月30日
要約：

【要約】 (修正有)【課題】コンタクトホールを形成するときに合わせずれが発生した場合であっても、接合リークが発生することを確実に防止し得る溝型素子分離領域の形成方法を提供する。【解決手段】溝型素子分離領域の形成方法は、半導体基板10の表面にマスク層12を形成し、マスク層に開口部を形成し、引き続き、開口部の底部に露出した半導体基板に溝部13を形成し、溝部内を含むマスク層上に第1の絶縁材料層15を堆積させることによって溝部を第1の絶縁材料層で埋め込み、溝部内の第1の絶縁材料層上及びマスク層の上に第2の絶縁材料層16を堆積させ、少なくとも第2の絶縁材料層に平坦化処理を施し、マスク層の頂面と第2の絶縁材料層16の頂面の水準とを一致させ、次いで、マスク層を除去して半導体基板の表面を露出させる各工程から成る。

請求項（抜粋）：

(イ)半導体基板の表面にマスク層を形成する工程と、(ロ)マスク層に開口部を形成し、引き続き、開口部の底部に露出した半導体基板に溝部を形成する工程と、(ハ)溝部内を含むマスク層上に第1の絶縁材料層を堆積させ、溝部を第1の絶縁材料層で埋め込む工程と、(ニ)溝部内の第1の絶縁材料層上、及び、マスク層の上に第2の絶縁材料層を堆積させる工程と、(ホ)少なくとも第2の絶縁材料層に平坦化処理を施し、マスク層の頂面と第2の絶縁材料層の頂面の水準とを一致させる工程と、(ヘ)マスク層を除去し、半導体基板の表面を露出させる工程、から成り、以て、半導体基板に形成された溝部と、該溝部を埋めた第1の絶縁材料層と、該第1の絶縁材料層上に形成された第2の絶縁材料層とから成る溝型素子分離領域を形成することを特徴とする溝型素子分離領域の形成方法。

IPC (4件)：

H01L 21/76 ,  H01L 21/318 ,  H01L 21/762 ,  H01L 29/78

FI (4件)：

H01L 21/76 L ,  H01L 21/318 C ,  H01L 21/76 D ,  H01L 29/78 301 R

Fターム (37件)：

5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032AA70 ,  5F032CA17 ,  5F032DA03 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA28 ,  5F032DA33 ,  5F032DA34 ,  5F032DA43 ,  5F032DA53 ,  5F032DA78 ,  5F040DA00 ,  5F040DB01 ,  5F040DC01 ,  5F040EC07 ,  5F040EF02 ,  5F040FA07 ,  5F040FB02 ,  5F040FB04 ,  5F040FC10 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BE03 ,  5F058BF07 ,  5F058BF23 ,  5F058BF24 ,  5F058BF29 ,  5F058BF30 ,  5F058BH20 ,  5F058BJ01 ,  5F058BJ06