特許

J-GLOBAL ID：200903049290878653

静電放電に対する集積回路の保護装置

発明者： フランソワ テリエ
出願人/特許権者： エスジェーエス-トムソン ミクロエレクトロニクス ソシエテ アノニム
代理人 (1件)： 越場 隆
公報種別：公開公報
出願番号（国際出願番号）：特願平5-128314
公開番号（公開出願番号）：特開平6-062529
出願日： 1993年04月30日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 静電放電に対する集積回路の保護装置に関する。【構成】 保護構造は、アースに接続されたN+ 形領域16、P- 形基板10、ゲート領域を形成する深いN- 形ウェル12、保護すべき外部接続パッドPLに接続されたP+ 形領域22を有するサイリスタを備える。ゲート領域は、低い値の抵抗R1(最大値は2〜3オーム)によってパッドPL接続されている。この抵抗は、サイリスタがトリガされる電流を大きくし、回路が破壊される危険性を排除する。

請求項（抜粋）：

実質的に所定の電子的機能を提供するように形成された複数の内部素子と、外部接続可能な複数のコンタクトパッドを備える集積回路であって、そのコンタクトパッドのうち複数のパッドが各々保護構造を介して上記内部素子のそれぞれのノードに動作的に接続されており、その保護構造は、第1の導電形の第1の半導体領域と、第2の導電形で、上記第1の領域と接する第2の半導体領域と、第1の導電形で上記第2の領域と接する第3の半導体領域と、第2導電性で上記第3の領域と接触する第4の半導体領域とを備えるサイリスタであって、上記第2の領域は上記第1の領域を上記第3の領域から分離しており、該第3の領域は該第2の領域を上記第4の領域から分離しており、当該サイリスタの上記第1の領域は動作的にアースに接続されており、上記第3の半導体領域は上記集積回路の1つまたは複数の内部素子に動作的に接続されており、上記第4の半導体領域は上記それぞれのコンタクトパッドに動作的に接続されているサイリスタと、約10オーム未満の値を有し、上記コンタクトパッドと上記内部素子との間に電気的に配置されている第1の薄膜抵抗とを備えることを特徴とする集積回路。

IPC (4件)：

H02H 9/04 ,  H01L 27/04 ,  H01L 29/74 ,  H02H 7/20