特許

J-GLOBAL ID：200903049294822849

半導体集積回路のトレンチ分離方法

発明者： 李 漢 信
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-207238
公開番号（公開出願番号）：特開2001-024054
出願日： 2000年07月07日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 広いトレンチ領域の平坦度が改善され、かつ簡単な工程からなるトレンチ分離方法を提供する。【解決手段】 半導体基板上に第1開口部及び前記第1開口部より広い第2開口部からなるマスクパターンを形成し、前記第1開口部を充填する第1スペーサー及び前記第2開口部の側壁縁部に第2スペーサーを形成し、前記第2スペーサーに囲まれた前記第2開口部内に前記半導体基板と実質的に同一のエッチング率を有する犠牲物質膜パターンを形成し、前記第1及び第2スペーサーを選択的に除去して前記第1及び第2スペーサーの下部の半導体基板を露出させ、前記露出した半導体基板及び前記犠牲物質膜パターンを同時にエッチングし、前記露出した半導体基板および前記犠牲物質膜パターン下部にそれぞれトレンチ領域を形成し、前記トレンチ領域を充填する素子分離膜を形成するトレンチ分離方法。

請求項（抜粋）：

半導体基板上に第1開口部及び前記第1開口部より広い第2開口部からなるマスクパターンを形成する段階と、前記第1開口部の底部全体を覆う第1スペーサー及び前記第2開口部の側壁縁部に第2スペーサーを形成する段階と、前記第2スペーサーに囲まれた前記第2開口部内に犠牲物質膜パターンを形成する段階と、前記第1及び第2スペーサーを選択的に除去して前記第1及び第2スペーサーの下部の半導体基板を露出させる段階と、前記露出した半導体基板及び前記犠牲物質膜パターンを同時にエッチングし、前記露出した半導体基板及び前記犠牲物質膜パターン下部にそれぞれトレンチ領域を形成する段階と、ただし、前記露出した半導体基板に形成されたトレンチは前記犠牲物質膜パターン下部に形成されたトレンチより深く形成されてなり、前記トレンチ領域を充填する素子分離膜を形成する段階とを含むトレンチ分離方法。