特許

J-GLOBAL ID：200903049306449065

半導体装置およびその製造方法

発明者： 安田 直樹 ,  佐竹 秀喜 ,  鳥海 明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-002148
公開番号（公開出願番号）：特開平8-191067
出願日： 1995年01月10日
公開日（公表日）： 1996年07月23日
要約：

【要約】【目的】信頼性の高いMOSトランジスタを提供すること。【構成】p型シリコン基111 の表面に形成された1対のソース・ドレイン領域211 ,212 と、p型シリコン基板11の表面から1nmの高さを越えた部分のエッチング速度のばらつきが10%以下のゲート酸化膜141 ,142 と、このゲート酸化膜141 ,142 上に形成されたゲート電極15,18とを備えている。

請求項（抜粋）：

半導体基板と、この半導体基板の表面に直接接する絶縁膜とを具備してなり、前記半導体基板の表面から1nmの高さを越えた部分の前記絶縁膜のエッチング速度のばらつきが10%以下であることを特徴とする半導体装置。

IPC (2件)：

H01L 21/316 ,  H01L 29/78