特許
J-GLOBAL ID：200903049309355908
同期整流回路
発明者：
出願人/特許権者：
代理人 (1件)：
大田 優
公報種別：公開公報
出願番号（国際出願番号）：特願平6-144117
公開番号（公開出願番号）：特開平7-337006
出願日： 1994年06月03日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 1次側のスイッチング制御回路と2次側のトランジスタ素子による整流素子及び転流素子を切り離すことで高価な部品を排除した、安価なスイッチング電源を得るための同期整流回路を提供する。【構成】 トランスTによって入力側と出力側を絶縁し、入力側にスイッチングトランジスタQ1とスイッチング制御回路3aを設けたスイッチング電源において、出力側の整流素子としてのトランジスタQ2、転流素子としてのトランジスタQ3を駆動する同期制御回路4を出力側に設ける。同期制御回路4はスイッチング動作で生じるパルス電圧をトリガとし、一方のトランジスタをターンオフさせ、他方のトランジスタを所定の遅れ時間の経過後にターンオンさせる。【効果】 同期整流専用のスイッチング制御回路を必要とせず、また入力と出力が絶縁された高価な信号伝達部品を必要としないので安価となる。
請求項（抜粋）：
スイッチング素子のスイッチング動作によって発生するパルス電圧を整流平滑して所望の電圧を得るスイッチング電源に使用され、整流素子及び転流素子がトランジスタ素子より成り、該二つのトランジスタ素子は該スイッチング素子のスイッチング動作に同期して相補的にオン、オフ動作をする同期整流回路において、前記パルス電圧をトリガとして一方のトランジスタ素子をターンオフさせ、また、該一方のトランジスタ素子がターンオフしてから所定の遅れ時間が経過した後に他方のトランジスタをターンオンさせる駆動信号を出力し、該整流素子としてのトランジスタ素子と該転流素子としてのトランジスタ素子を駆動する同期制御回路を設けたことを特徴とする同期整流回路。
IPC (2件)：
前のページに戻る
