特許
J-GLOBAL ID：200903049324482029
ATMセル処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-110449
公開番号（公開出願番号）：特開平6-326726
出願日： 1993年05月12日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 ATMセルデータのNバイト単位の並列展開処理を簡易な回路で実現し、低速度信号処理をするATMセル処理装置を得ることを目的とする。【構成】 Nバイト並列入力のATMセルデータからHEC領域1バイトを削除し、かつNセル周期毎にスタッフバイトを挿入してNバイト並列出力するフォーマット変換回路と、この出力を受けてヘッダ部のデータをNバイト並列で処理するヘッダ部処理回路か、又はフォーマット変換回路出力を受けてペイロード部のデータをNバイト並列で処理するペイロード処理部とを備えた。更にNバイト並列入力データからHECを削除し、Nセル周期毎にスタッフバイトを挿入してNバイト並列出力する第1のフォーマット変換回路と、クロックを乗せ変えてNセル周期毎にスタッフバイトを挿入する速度整合回路と、Nバイト並列データ中にHEC、OHバイトを挿入する第2のフォーマット変換回路とを備えた。
請求項（抜粋）：
Nバイト(Nは2以上の整数)並列入力のATMセルデータからHEC領域1バイトを削除し、かつNセル周期毎にスタッフバイトを挿入して、Nバイト並列出力するフォーマット変換回路と、少なくとも上記フォーマット変換回路出力を受けてヘッダ部のデータをNバイト並列で処理するヘッダ部処理回路か、または上記フォーマット変換回路出力を受けてペイロード部のデータをNバイト並列で処理するペイロード処理部とを備えたATMセル処理装置。
IPC (3件)：
H04L 12/48
, H04L 29/02
, H04L 13/10
H04L 11/20 Z
, H04L 13/00 301 A
