特許

J-GLOBAL ID：200903049326423089

AlGaInP層の成膜方法

発明者： 鎌田 満
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2000-124452
公開番号（公開出願番号）：特開2001-308018
出願日： 2000年04月25日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】 結晶欠陥が存在しないAlGaInP層をGaAs基板上に成膜する成膜方法を提供する。【解決手段】 本成膜方法では、GaAs基板ウエハ30の(100)面のチップ領域32を囲むようにして突起壁34を形成する。突起壁34を形成するためには、先ず、フォトレジスト膜(図示せず)を成膜し、次いでチップ領域32を露出させる開口パターンを有するエッチングマスク(図示せず)を形成する。次いで、ドライエッチング法によってGaAs基板ウエハ30をエッチングする。次いで、従来のAlGaInP層の成膜と同様にして、GaAs基板ウエハ30上にAlGaInP層を成膜する。

請求項（抜粋）：

MOCVD法によってGaAs基板上にAlGaInP層を成膜する際に、予め、GaAs基板ウエハの各チップ領域を実質的に囲む突起壁、又はスクライビング領域に沿って延在する突起壁をGaAs基板上に形成する工程を有することを特徴とするAlGaInP層の成膜方法。

IPC (4件)：

H01L 21/205 ,  C23C 16/02 ,  H01L 33/00 ,  H01S 5/323

FI (4件)：

H01L 21/205 ,  C23C 16/02 ,  H01L 33/00 B ,  H01S 5/323

Fターム (31件)：

4K030AA08 ,  4K030AA11 ,  4K030BA02 ,  4K030BA08 ,  4K030BA11 ,  4K030BA24 ,  4K030BA35 ,  4K030CA04 ,  4K030CA12 ,  4K030DA04 ,  5F041AA40 ,  5F041AA41 ,  5F041CA23 ,  5F041CA34 ,  5F041CA35 ,  5F041CA65 ,  5F041CA74 ,  5F045AA04 ,  5F045AB18 ,  5F045AF04 ,  5F045AF12 ,  5F045AF13 ,  5F045BB08 ,  5F045BB12 ,  5F045CA12 ,  5F045HA03 ,  5F073CA14 ,  5F073CB02 ,  5F073DA05 ,  5F073DA22 ,  5F073DA35