特許

J-GLOBAL ID：200903049369327164

電子装置

発明者： 相根 智成
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉山 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-275197
公開番号（公開出願番号）：特開平6-318261
出願日： 1992年09月18日
公開日（公表日）： 1994年11月15日
要約：

【要約】【目的】 量産した電子装置に内蔵されたファームウェアを外部から修正可能にする。【構成】 EEPROM13に記憶されているROM3の修正情報はROM3に格納されているIPLにより割込発生アドレスレジスタ21、RAM4に記憶される。コンパレータ8はアドレスバス中の実行アドレスと割込発生アドレスレジスタ21に記憶されている修正アドレスを比較し、一致した時に割込制御回路7dによりCPU2に割込みをかける。この結果、ROM3の修正部分に代わってRAM4に記憶された修正内容が実行される。外部のコマンダ15によりEEPROM13の記憶内容を書換えるコマンドを入力した時は、IPLによる修正情報の記憶が禁止される。

請求項（抜粋）：

情報を固定的に記憶する固定記憶手段と、この固定記憶手段に記憶された情報に基づいて処理を行う処理手段と、外部に対して情報を入出力する入出力手段とを一体に集積した電子装置において、前記固定記憶手段に記憶された情報の修正アドレスを記憶する修正アドレス記憶手段と、前記固定記憶手段に記憶された情報の修正内容を記憶する修正内容記憶手段と、前記処理手段の実行アドレスと前記修正アドレスとを比較し、一致した時に一致信号を出力する比較手段と、該比較手段が一致信号を出力した時に、前記処理手段によるアクセスを前記固定記憶手段から前記修正内容記憶手段へ切換えるアクセス切換手段と、前記修正アドレス記憶手段もしくは前記修正内容記憶手段に対する情報の記憶又は前記アクセス切換手段によるアクセスの切換えを許可又は禁止する制御手段とを備え、外部記憶手段に記憶されている前記修正アドレス及び修正内容を前記修正アドレス記憶手段及び修正内容記憶手段に記憶すると共に、前記制御手段が前記修正アドレスもしくは修正内容の記憶又はアクセスの切換えを禁止している時に、前記外部記憶手段に対して前記修正アドレス及び修正内容の書込み又は書換えを行うことを特徴とする電子装置。

IPC (3件)：

G06F 15/78 510 ,  G06F 9/06 ,  G06F 11/28 330

引用特許：

審査官引用 (3件)

• 特開平4-252334
  
• 特開昭57-136258
  
• 特開平3-191439