特許
J-GLOBAL ID：200903049382271151
回路基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-070409
公開番号（公開出願番号）：特開平8-242059
出願日： 1995年03月06日
公開日（公表日）： 1996年09月17日
要約：
【要約】【目的】 単独の回路パターンと密集部の回路パターンとで回路幅に差が生じないようにする。【構成】 樹脂積層板1上の銅箔2上にドライフィルムレジスト3をラミネートし、マスクフィルム4を介して露光する〔(a)図〕。現像してエッチングレジスト膜3aを形成する〔(b)図〕。サンドブラスト法等によりエッチングレジスト膜3aの表面を粗化する〔(c)図〕。銅箔をエッチングする〔(d)図〕。エッチングレジスト膜3bを剥離除去する〔(e)図〕。エッチングレジスト膜の表面が粗化されたことにより、エッチングレジスト膜の溌水性が抑制され、回路パターンが密集した部分にもそうでない部分と同程度にエッチング液がいくようになり、単独の回路パターン2aと密集部の回路パターン2bとが同程度の回路幅に形成される。
請求項（抜粋）：
(1)絶縁基板上に設けられた金属層上に選択的にエッチングレジストを形成する工程と、(2)前記エッチングレジストの表面を粗化する工程と、(3)前記エッチングレジストをマスクとして前記金属層をエッチングして所定のパターンの金属層回路を形成する工程と、(4)前記エッチングレジストを除去する工程と、を有することを特徴とする回路基板の製造方法。
IPC (2件)：
H05K 3/06
, G03F 7/004 512
H05K 3/06 E
, H05K 3/06 D
, G03F 7/004 512
