特許

J-GLOBAL ID：200903049393526097

集積回路装置

発明者： 島田 啓一郎 ,  古居 素直
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-007757
公開番号（公開出願番号）：特開平5-197584
出願日： 1992年01月20日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】 外部インターフェースのビット幅を大きくすることなく、複数のCPUを内蔵する装置に対する評価用の集積回路装置を形成する。【構成】 データバス7、8とアドレスバス9、10とがそれぞれスイッチ11、12、13、14を通じて外部インターフェース15に接続される。またデータバス7、8とアドレスバス9、10とがそれぞれスイッチ16、17、18、19を通じてプログラムメモリ(ROM)に相当するRAM3に接続される。さらにCPU1、2の制御を行う制御バス20、21がそれぞれスイッチ22、23を通じて外部インターフェース24に接続される。またスイッチ11、12、13、14、スイッチ16、17、18、19、スイッチ22、23を切り換え制御するための制御信号路が外部インターフェース25に接続される。

請求項（抜粋）：

複数のCPUを内蔵し、この複数のCPUにてアクセスされるメモリと、このメモリを外部から制御するための第1のインターフェースと、上記複数のCPUを外部から制御するための第2のインターフェースとを備えると共に、上記メモリをアクセスするか上記第1のインターフェースを通じて外部のメモリをアクセスするかを上記複数のCPUごとに切り換える第1の切り換え手段と、上記第2のインターフェースによる上記複数のCPUの制御を可能にするか禁止するかを切り換える第2の切り換え手段とを設け、これらの第1及び第2の切り換え手段を外部から制御できるようにしたことを特徴とする集積回路装置。

IPC (4件)：

G06F 11/22 340 ,  G06F 15/16 400 ,  G06F 15/16 450 ,  G06F 11/28 310