半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：宮井暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-302705
公開番号（公開出願番号）：特開平11-145313
出願日： 1997年11月05日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】各種インバータ回路に使用される高耐圧ICにおいて製造工程の削減および高耐圧化および回路の集積化を図る。【解決手段】 P型半導体基板5上にN- 型領域6が拡散により形成され、N-型領域6の表面部にP型領域7が拡散により形成される。N- 型領域6の外周部には高電圧が印加されたときのP型半導体基板5の空乏層の広がりを抑えるためにP+ 領域8が形成されている。半導体基板5上にはゲート酸化膜10が形成され、前記ゲート酸化膜10上、特に半導体基板5により形成されるチャネル領域およびP+ 領域8上に多結晶シリコンによるゲート電極11が形成され、全体として、横型のNチャネルMOSFETと同一の構造を形成する。N- 型領域6内に回路素子が形成され、高電圧が印加される。ゲート電極11およびソース領域を接地することで回路部の分離を行う。

請求項（抜粋）：

第1導電型半導体基板(5)と、前記第1導電型半導体基板(5)内に設けた第2導電型領域(6)と、前記第2導電型領域(6)内の一部の領域を囲むように前記第2導電型領域(6)内に設けた第1導電型領域(7)と、前記第1導電型半導体基板(5)内に前記第2導電型領域(6)を囲むように設けた第1導電型高濃度領域(8)と、前記第2導電型領域(6)と前記第1導電型高濃度領域(8)に挟まれたチャネル領域上にゲート絶縁膜(10)を介して設けたゲート電極(11)と、前記第2導電型領域(6)内の前記一部の領域に設けた第1の回路素子とを備え、前記第1導電型領域(7)と前記第1導電型高濃度領域(8)と前記ゲート電極(10)とを電気的に接続したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/8249 , H01L 27/06 , H01L 29/78

FI (2件)：

H01L 27/06 321 A , H01L 29/78 301 W

前のページに戻る