特許

J-GLOBAL ID：200903049400788450

液晶表示装置

発明者： 藤田 昌也 ,  金子 淑也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-011024
公開番号（公開出願番号）：特開平6-222739
出願日： 1993年01月26日
公開日（公表日）： 1994年08月12日
要約：

【要約】【目的】アクティブマトリックス型の液晶表示パネルの画素電極に誤差の少ない階調電圧を供給し、高品質の画像表示を行うことができるようにする。【構成】映像信号源33から供給されるアナログ映像信号VGを増幅する増幅回路8の出力側に2本の信号線31、32を設け、サンプル・ホールド回路121、123には、信号線31を介して、増幅回路8から出力されるアナログ映像信号VGAを供給し、サンプル・ホールド回路122、124には、信号線32を介して、増幅回路8から出力されるアナログ映像信号VGAを供給する。

請求項（抜粋）：

アナログ映像信号に対して順番にサンプル・ホールド動作を行い、1水平走査期間ごとに1ライン分の階調電圧を得るようにされた複数のサンプル・ホールド回路(281、282・・・282n)を備えて構成される液晶表示装置において、前記複数のサンプル・ホールド回路(281、282・・・282n)のうち、奇数番目にサンプル・ホールド動作を行うサンプル・ホールド回路(281、283・・・282n-1)には第1の信号線(29)を介して前記アナログ映像信号を供給し、偶数番目にサンプル・ホールド動作を行うサンプル・ホールド回路(282、284・・・282n)には第2の信号線(30)を介して前記アナログ映像信号を供給するように構成されていることを特徴とする液晶表示装置。

IPC (4件)：

G09G 3/36 ,  G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/20

引用特許：

審査官引用 (4件)

• 特開平4-034592
  
• 特開平4-034592
  
• 特開平2-253787
  
• 特開平2-216190