特許
J-GLOBAL ID:200903049414445556
液晶表示装置
発明者:
,
出願人/特許権者:
代理人 (1件):
吉武 賢次 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-269397
公開番号(公開出願番号):特開2002-156954
出願日: 2001年09月05日
公開日(公表日): 2002年05月31日
要約:
【要約】【課題】 消費電力を低減でき、かつ小型化が可能な液晶表示装置を提供する。【解決手段】 液晶表示装置は、画素アレイ部1と、アドレスデコーダ2,3と、表示メモリ(VRAM)4と、VRAMコントローラ5とを備えており、システムバスL1を介してCPU6および周辺回路7と信号の送受を行う。画素アレイ部1は、複数の1ビットメモリで各画素を構成した面積階調画素構造になっている。画素アレイ部1全体を複数の画素からなる画素ブロックに区分けし、ブロック単位で1ビットメモリの書き換えを行う。1ビットメモリは二重ワード線構造になっている。
請求項(抜粋):
ガラス基板に液晶材料を挟持してなり、複数の副画素によって一画素を構成する液晶表示装置において、デジタル画素データの各ビットが前記副画素のそれぞれに対応しており、前記副画素のそれぞれは、1ビットメモリを有し、前記複数の副画素のうち、それぞれ異なる副画素を選択する少なくとも2本のゲート線と、前記複数の副画素のうち、それぞれ異なる副画素にデジタル画素データを供給する少なくとも3本の信号線と、が前記一画素ごとに設けられることを特徴とする液晶表示装置。
IPC (12件):
G09G 3/36
, G02F 1/133 575
, G02F 1/1343
, G09G 3/20 611
, G09G 3/20 621
, G09G 3/20 623
, G09G 3/20 624
, G09G 3/20 631
, G09G 3/20 641
, G09G 3/20
, G09G 3/20 680
, G09G 3/30
FI (13件):
G09G 3/36
, G02F 1/133 575
, G02F 1/1343
, G09G 3/20 611 A
, G09G 3/20 621 B
, G09G 3/20 623 G
, G09G 3/20 624 B
, G09G 3/20 631 Z
, G09G 3/20 641 E
, G09G 3/20 641 G
, G09G 3/20 680 G
, G09G 3/20 680 H
, G09G 3/30 J
Fターム (60件):
2H092GA13
, 2H092HA05
, 2H092JA24
, 2H092JB68
, 2H092JB69
, 2H092KA04
, 2H092KA12
, 2H092NA01
, 2H092NA07
, 2H092NA24
, 2H092NA26
, 2H092PA06
, 2H093NA32
, 2H093NA33
, 2H093NA54
, 2H093NC05
, 2H093NC16
, 2H093NC24
, 2H093NC28
, 2H093NC34
, 2H093NC35
, 2H093NC50
, 2H093ND06
, 2H093ND08
, 2H093ND09
, 2H093ND10
, 2H093ND12
, 2H093ND22
, 2H093ND39
, 2H093NE03
, 2H093NF05
, 2H093NF09
, 2H093NF17
, 5C006AA12
, 5C006AA14
, 5C006AA17
, 5C006AA22
, 5C006AC26
, 5C006BB16
, 5C006BC06
, 5C006BC12
, 5C006BC20
, 5C006FA22
, 5C006FA41
, 5C006FA48
, 5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD05
, 5C080DD22
, 5C080DD26
, 5C080EE29
, 5C080EE30
, 5C080FF11
, 5C080FF12
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
前のページに戻る