特許

J-GLOBAL ID：200903049419082427

プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法

発明者： 上野 俊明 ,  近藤 雄
出願人/特許権者： ヒューレット・パッカード・カンパニー
公報種別：公開公報
出願番号（国際出願番号）：特願平5-228263
公開番号（公開出願番号）：特開平7-063788
出願日： 1993年08月21日
公開日（公表日）： 1995年03月10日
要約：

【要約】【目的】 (1)多ピン,狭ピッチのプロービングを可能とし、(2)被接触対象の大きさ,パッド配置等が変更しても、該被接触対象毎にプローブを製造するといった不都合を解消し、(3)長期間の使用に耐え得るプローブを提供し、(4)電気部品/回路検査装置の高性能化を図る。【構成】 ラインパターン6が形成された回路基板の該回路基板面(フィルムプローブ1)に、導電性のプローブ電極Bが格子状に形成され、かつ、規則的なピッチで端子電極(電極パッド8)が形成された被接触対象(LSIチップ4)に用いられるプローブにおいて、各ラインパターン6は、プローブ電極Bのうち所定の電極同士を短絡しつつ放射状に形成されるとともに、前記被接触対象が前記回路基板面に対して前記各端子電極同士が前記ラインパターンによって短絡され得えない2以上の配置を選択し得るように形成されてなることを手段とする。

請求項（抜粋）：

複数のラインパターンが形成された回路基板の該回路基板面に、導電性のプローブ電極が1次元または2次元の格子状に形成され、かつ、規則的なピッチで端子電極が形成された被接触対象に用いられるプローブであって、前記各ラインパターンは、前記プローブ電極のうち所定の電極同士を短絡しつつ放射状に形成されるとともに、前記被接触対象が前記回路基板面に対して前記各端子電極同士が前記ラインパターンによって短絡され得えない2以上の配置を選択し得るように形成されてなることを特徴とするプローブ。

IPC (2件)：

G01R 1/073 ,  H01L 21/66

引用特許：

審査官引用 (3件)

• 半導体試験装置
  公報種別：公開公報   出願番号：特願平4-235258   出願人：ローム株式会社
• 回路基板試験装置
  公報種別：公開公報   出願番号：特願平3-178598   出願人：富士通株式会社
• 特許第4870356号