特許

J-GLOBAL ID：200903049419088891

MOS入力保護回路

発明者： 青木 隆宏
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-131072
公開番号（公開出願番号）：特開平8-306872
出願日： 1995年05月01日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】 保護されるMOS集積回路の入力部に接続されるMOS入力保護回路において、素子の微細化に伴いゲート酸化膜が薄膜化した場合、被保護MOS集積回路内部のゲート破壊が従来よりも生じにくいMOS入力保護回路を提供することを目的とするものである。【構成】 入力保護抵抗と、この入力保護抵抗に接続されている保護用MOS電界効果トランジスタと、入力抵抗に接続されている寄生PNPNサイリスタとによって構成され、保護用MOS電界効果トランジスタのゲート端子とソース端子とが、寄生PNPNサイリスタのトリガ端子に接続され、また、寄生PNPNサイリスタの保持電圧が、使用電源電圧よりも高く、保護されるMOS集積回路のゲート酸化膜絶縁耐圧よりも低く設定されているものである。

請求項（抜粋）：

保護されるMOS集積回路の入力部に接続されるMOS入力保護回路において、入力保護抵抗と;この入力保護抵抗に接続されている保護用MOS電界効果トランジスタと;上記入力抵抗に接続されている寄生PNPNサイリスタと;によって構成され、上記保護用MOS電界効果トランジスタのゲート端子とソース端子とが、上記寄生PNPNサイリスタのトリガ端子に接続され、また、上記寄生PNPNサイリスタの保持電圧が、使用電源電圧よりも高く、上記保護されるMOS集積回路のゲート酸化膜絶縁耐圧よりも低いことを特徴とするMOS入力保護回路。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 27/04 H ,  H01L 27/06 F ,  H01L 27/08 102 F