特許
J-GLOBAL ID:200903049424623746

半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-389425
公開番号(公開出願番号):特開2003-188184
出願日: 2001年12月21日
公開日(公表日): 2003年07月04日
要約:
【要約】【課題】 ホットキャリア劣化を回路シミュレーションと並列に計算することによって、電圧ファイルを不要とすることができ、またシミュレーション速度を向上させることができる半導体装置の設計技術を提供する。【解決手段】 全体的なパフォーマンス変更を計算するための統合化システムであって、回路・ネットリストのライブラリ1と、このライブラリ1の各種情報を用いて回路シミュレーションとトランジスタ動作変更シミュレーションとを組み合わせて行う組み合わせシミュレータ2と、劣化による遅延の回路動作の情報を格納する回路動作ファイル3などから構成され、組み合わせシミュレータ2には回路およびトランジスタ動作変更シミュレーションエンジン4,5が設けられ、回路シミュレータと、トランジスタ動作の変更を計算するためのシミュレータとを組み合わせて1つのプログラムにしている。
請求項(抜粋):
第1時刻での信号の回路シミュレーションを第1演算処理手段で計算する工程と、前記第1時刻での信号に対応した劣化度を第2演算処理手段で計算する工程と、前記第1時刻での信号に対応した劣化度を第2演算処理手段で計算する間に、前記第1時刻から所定の時間経過した第2時刻での信号の回路シミュレーションの前記第1演算処理手段の計算を並列して実行する工程とを有することを特徴とする半導体装置のシミュレーション方法。
IPC (6件):
H01L 21/336 ,  G06F 17/50 662 ,  G06F 17/50 666 ,  H01L 21/00 ,  H01L 21/82 ,  H01L 29/78
FI (5件):
G06F 17/50 662 G ,  G06F 17/50 666 Y ,  H01L 21/00 ,  H01L 29/78 301 Z ,  H01L 21/82 T
Fターム (11件):
5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5F064CC12 ,  5F064HH06 ,  5F064HH09 ,  5F140AA23 ,  5F140AA37 ,  5F140DB04 ,  5F140DB07 ,  5F140DB10

前のページに戻る