特許
J-GLOBAL ID：200903049483907545
グリッチ低減回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 公久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-254693
公開番号（公開出願番号）：特開2001-094401
出願日： 2000年08月24日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】より正確なレーザ干渉計測定システムのためのグリッチ低減を行なう。【解決手段】雑音を含む入力信号(V1)が第1、第2の要素(U1,U2)に入力される。第1の要素では入力信号が第1の方向に第1のしきい値を横切ると、第1の値に変化し、前記入力信号が第1の方向とは逆の方向に第2のしきい値を横切ると、第2の値に変化する第1の信号を発生する。第2の要素では、前記第1、第2のしきい値に対応して第3、第4のしきい値備える。第3、第4のしきい値を、それぞれ、前記第1及び第2のしきい値とは異なる値に設定するためのしきい値回路要素(R1、R2、C1)、入力信号の周波数に基づいて前記第3及び第4のしきい値を変更する周波数依存回路要素(L1、C2)を含む。第1及び第2の要素からの信号はマスク論理回路要素(U3、U4)を介してラッチU5を駆動し、しきい値交差の検出を表す出力を発生させる。
請求項（抜粋）：
情報及び雑音を含む入力信号のしきい値交差を検出するためのグリッチ低減回路であって、(1)ヒステリシス回路であって、(i)前記入力信号を受信するように結合されており、前記入力信号が第1の方向に第1のしきい値を横切ると、第1の値に変化し、前記入力信号が第1の方向とは逆の方向に第2のしきい値を横切ると、第2の値に変化する第1の信号を発生するための手段を含む第1の構成要素、(ii)前記入力信号を受信するように結合されており、前記入力信号が第1の方向に第3のしきい値を横切ると、第1の値に変化し、前記入力信号が第1の方向とは逆の方向に第4のしきい値を横切ると、第2の値に変化する第2の信号を発生するための手段を含む第2の構成要素、(iii)前記第2の構成要素に結合されて、前記第3及び第4のしきい値を、それぞれ、前記第1及び第2のしきい値とは異なる値に設定するためのしきい値回路要素、及び、(iv)前記入力信号の周波数に基づいて前記第3及び第4のしきい値を変更する周波数依存回路要素を含む、該ヒステリシス回路と、(2)前記第1及び第2のヒステリシス回路構成要素からの前記信号を受信するように結合されて、(a)前記入力信号の第1の方向への遷移中は、活性になり、別様であれば、不活性になる第1のラッチ入力信号を発生し、(b)前記入力信号の第1の方向とは逆の方向への遷移中は、活性になり、別様であれば、不活性になる第2のラッチ入力信号を発生する回路要素を含むマスク論理回路要素と、(3)第1と第2の状態を有しており、前記第1のラッチ入力信号に応答して、前記第1の状態に入り、前記第2のラッチ入力信号に応答して、前記第2の状態に入るための手段を含んでおり、さらに、それぞれ、前記第1の状態と前記第2の状態のいずれにあるかを反映した、第1の信号及び第2の信号を備える出力信号を送り出すための出力を含んでおり、前記出力信号が、しきい値交差の検出を表している、ラッチ、とが含まれている、グリッチ低減回路。
IPC (2件)：
FI (2件)：
前のページに戻る
