特許

J-GLOBAL ID：200903049493583152

不揮発性半導体記憶装置

発明者： 高木 俊介
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-318964
公開番号（公開出願番号）：特開2000-149576
出願日： 1998年11月10日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】多値メモリの読み出し時間の増加を抑制でき、高速な読み出しおよび書き込みディスターブの軽減を実現可能な不揮発性半導体記憶装置を提供する。【解決手段】 読み出しのとき、ワード線およびソース線にそれぞれ所定の電圧を印加することにより、選択メモリセルのしきい値電圧に応じてビット線BLの電圧が設定され、高耐圧トランジスタN1のゲートに階段状にレベルが変化する読み出し信号VBLA3Hを印加しながら、ノードND0のレベル変化を検出することにより、ビット線BLの電圧を判定する。時定数の大きいワード線に一回のみ電圧の設定を行い、時定数の小さいトランジスタN1のゲートにレベルが変化する読み出し電圧を印加するので、読み出しの高速化が図れる。書き込み時にビット線に電源電圧以上の高電圧を印加でき、書き込みディスターブの低減が可能となる。

請求項（抜粋）：

周囲と絶縁されている電荷蓄積層に蓄積されている電荷の量に応じてしきい値電圧が制御され、制御端子がワード線に接続され、入出力端子がそれぞれソース線およびビット線に接続されている記憶素子からなる不揮発性半導体記憶装置であって、読み出しのとき上記ソース線を所定のソース線電圧に保持させ、上記ワード線に所定のワード線電圧を印加し、上記ビット線を上記記憶素子のしきい値電圧に応じたレベルに設定する読み出しバイアス手段と、読み出しノードと、上記ビット線と上記読み出しノードとの間に接続され、読み出し信号の入力レベルに応じて上記ビット線電圧に応じたデータを上記読み出しノードに伝搬するデータ伝搬用トランジスタと、読み出しのとき上記データ伝搬用トランジスタの制御端子に順次変化する複数のレベルを持つ上記読み出し信号を印加し、上記読み出しノードのレベル変化を検出し、上記ビット線に読み出されたデータを判断する読み出し手段とを有する不揮発性半導体記憶装置。

IPC (7件)：

G11C 16/02 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (7件)：

G11C 17/00 641 ,  H01L 27/10 481 ,  G11C 17/00 611 F ,  G11C 17/00 631 ,  G11C 17/00 634 E ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (28件)：

5B025AA01 ,  5B025AB01 ,  5B025AC03 ,  5B025AD04 ,  5B025AD05 ,  5B025AE05 ,  5F001AA01 ,  5F001AB02 ,  5F001AD41 ,  5F001AD44 ,  5F001AD53 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AE30 ,  5F001AF06 ,  5F001AF20 ,  5F001AG40 ,  5F083EP02 ,  5F083EP22 ,  5F083EP76 ,  5F083GA01 ,  5F083GA30 ,  5F083LA10 ,  5F083PR42 ,  5F083PR52 ,  5F083ZA08 ,  5F083ZA21