特許
J-GLOBAL ID：200903049498156929
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-309429
公開番号（公開出願番号）：特開平6-140885
出願日： 1992年10月24日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 マスターラッチとスレーブラッチを縦続接続したフリップフロップ回路に電源を投入した際に、その出力信号レベルが自動的に確定する回路を得る。【構成】 クロック入力端子2に入力されるクロック信号の立ち上り、又は立ち下りに同期して出力端子5及び反転出力端子6の各出力信号が変化されるように、マスターラッチ3とスレーブラッチ4を縦続接続してなるフリップフロップ回路において、マスターラッチ3又はスレーブラッチ4の一方の入力端にプルアップ又はプルダウン機能の付加回路7を接続し、電源投入時にこの付加回路7のプルアップ或いはプルダウン機能によりラッチ3又は4の入力レベルを設定し、出力信号レベルを自動的に確定する。
請求項（抜粋）：
クロック信号の立ち上り、又は立ち下りに同期して出力信号が変化されるマスターラッチとスレーブラッチを縦続接続してなるフリップフロップ回路を備える半導体集積回路において、前記マスターラッチ又はスレーブラッチの一方の入力端にプルアップ又はプルダウン機能の付加回路を接続したことを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
