特許

J-GLOBAL ID：200903049518212073

半導体集積回路装置およびその製造方法

発明者： 宮崎 太一 ,  戸井田 孝志
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-047637
公開番号（公開出願番号）：特開平6-342850
出願日： 1994年03月18日
公開日（公表日）： 1994年12月13日
要約：

【要約】【構成】 半導体基板11に設け開口部15aを有するキャッピング膜15と金属膜13とからなる第1のアルミニウム配線17と、キャッピング膜の開口部とほぼ同じ位置に設けるスルーホール21を有する層間絶縁膜19と、スルーホール内に設ける選択金属膜23と、選択金属膜に接続する第2のアルミニウム配線25とを備える半導体集積回路装置およびその製造方法。【効果】 ヒロックをスルーホール形成箇所や、第1のアルミニウム配線と第2のアルミニウム配線とが交差しない箇所に選択的に形成させることで、第1のアルミニウム配線間、および第1のアルミニウム配線と第2のアルミニウム配線間のショートによる不良の発生を防止することができる。

請求項（抜粋）：

半導体基板に設け開口部を有するキャッピング膜と金属膜とからなる第1のアルミニウム配線と、キャッピング膜の開口部とほぼ同じ位置に設けるスルーホールを有する層間絶縁膜と、スルーホール内に設ける選択金属膜と、選択金属膜に接続する第2のアルミニウム配線とを備えることを特徴とする半導体集積回路装置。