特許

J-GLOBAL ID：200903049523165121

半導体集積回路装置およびその製造方法

発明者： 夏秋 信義 ,  酒井 哲
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-049393
公開番号（公開出願番号）：特開平9-246405
出願日： 1996年03月07日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 電荷蓄積型不揮発性メモリにおいて、微細な構造欠陥が酸化膜に存在しても、リテンション不良などの不良発生確率を大幅に低減させる。【解決手段】 浮遊ゲート電極7を電気的に絶縁された多数の島状シリコン粒6に分割し、それぞれの領域iに蓄積される電荷量Qiを、セルの情報判定に対応する必要電荷量Qに比べ十分小さい値とする。また、領域iに蓄積される電荷量Qiの総和ΣQiは、必要電荷量Qにほぼ等しく、かつ、領域iに蓄積される電荷量Qiは、情報保持時に許容される保持電荷の変化量ΔQに比べて同程度以下(Qi<ΔQ)であるようにする。

請求項（抜粋）：

半導体基板の主面上に第1および第2の絶縁膜に囲まれて形成された浮遊ゲート電極と、前記浮遊ゲート電極の両側の前記半導体基板の主面に形成された高濃度不純物領域と、を含むMISFETを有し、前記第1の絶縁膜を介して前記浮遊ゲート電極に電荷を注入し、または前記浮遊ゲート電極から電荷を引き抜くことにより、前記MISFETのON/OFFを制御して情報の記憶動作を行う半導体集積回路装置であって、前記浮遊ゲート電極は、互いに絶縁された複数の分割体を含むものであることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/20 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  H01L 21/20 ,  H01L 27/10 434