特許
J-GLOBAL ID:200903049565172470
半導体電力変換器
発明者:
出願人/特許権者:
代理人 (1件):
志賀 富士弥 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-332947
公開番号(公開出願番号):特開2002-142465
出願日: 2000年10月31日
公開日(公表日): 2002年05月17日
要約:
【要約】【課題】 電圧形ブリッジ回路の素子をデッドタイムを持たせてゲート駆動すると、制御性が低下する。【解決手段】 電流符号検出回路DETは電圧形ブリッジ回路の交流側の電流iacの正負極性を判定する。論理積回路G1,G2と反転回路G3は、素子SP,SNをデッドタイム0で相補にオン・オフするもとのゲート信号と電流符号検出回路の検出符号との論理積演算をし、検出符号が正の時には素子SPのみにゲート信号を供給し、負の時には素子SNのみにゲート信号を供給する。また、電流符号検出回路が交流電流の正負極性変化を検出したとき、交流電流の流れる側の素子にデッドタイム分だけ待ってゲート信号を供給すること、さらにデッドタイムが必要な場合のみに必要な時間だけデッドタイムをもたせること、電流符号検出回路がヒステリシスを持つことも含む。
請求項(抜粋):
一対の自己消弧形半導体素子を直列接続したアーム構成の電圧形ブリッジ回路を有し、前記一対の素子をオン・オフゲート駆動することによって電力変換した交流電流出力または交流電流入力を得る半導体電力変換器において、前記一対の素子のゲート駆動手段は、前記電圧形ブリッジ回路の交流側の電流の正負極性を判定する電流符号検出手段と、前記一対の素子をデッドタイム0で相補にオン・オフするゲート信号と前記電流符号検出手段の検出符号との論理積演算をし、該検出符号が正の時には該一対の素子の正側の素子のみにゲート信号を供給し、負の時には負側の素子のみにゲート信号を供給するゲート信号処理手段とを備えたことを特徴とする半導体電力変換器。
IPC (4件):
H02M 7/537
, H02M 1/00
, H02M 7/48
, H03K 17/16
FI (4件):
H02M 7/537 C
, H02M 1/00 J
, H02M 7/48 M
, H03K 17/16 Z
Fターム (37件):
5H007AA05
, 5H007CA01
, 5H007CB05
, 5H007CC03
, 5H007DB02
, 5H007DB03
, 5H007DB12
, 5H007EA02
, 5H007FA06
, 5H007FA09
, 5H740AA04
, 5H740BA11
, 5H740BB05
, 5H740JA28
, 5H740KK01
, 5H740NN17
, 5J055AX27
, 5J055AX54
, 5J055AX64
, 5J055BX16
, 5J055CX20
, 5J055DX09
, 5J055DX55
, 5J055DX72
, 5J055DX83
, 5J055EX06
, 5J055EX22
, 5J055EY12
, 5J055EY17
, 5J055EZ07
, 5J055EZ25
, 5J055EZ66
, 5J055FX12
, 5J055FX17
, 5J055FX36
, 5J055GX01
, 5J055GX04
引用特許:
前のページに戻る