特許

J-GLOBAL ID：200903049577492985

データ処理装置

発明者： 澤井 克典
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-093131
公開番号（公開出願番号）：特開平6-309229
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 キャッシュメモリに記憶されているデータと、記憶装置の対応するアドレスに記憶されているデータを常に一致させておくことが可能なデータ処理装置を得る。【構成】 データラッチ71がデータを保持している期間中、アドレスラッチ72に保持しているアドレスと記憶装置9に対して出力されるアドレス信号とが一致した場合に、複数のバスマスタのうち、少なくとも1つのバスマスタに対してアドレスラッチ72に保持しているアドレス信号と記憶装置9に対し出力されるアドレス信号とが一致したことを報知する手段を設ける。

請求項（抜粋）：

アドレス信号、データ信号を含む複数の信号線からなる少なくとも1つの第1の信号線バスと、前記第1の信号線バスに接続され、アドレス信号を含む複数の信号により、アクセス可能な第1の記憶装置と、前記第1の信号線バスに接続され、第1の信号線バスを介して、前記第1の記憶装置に対してアクセス可能な複数のバスマスタとを持つデータ処理装置において、書き込みデータを保持する少なくとも一つのデータラッチと、前記データラッチに対応し、前記書き込みデータを書き込むアドレスを保持するアドレスラッチと、前記アドレスラッチに保持しているアドレス信号と、前記第1の記憶装置に対して出力されるアドレス信号とを比較する比較装置と、前記データラッチがデータを保持している期間中、前記アドレスラッチに保持しているアドレスと前記第1の記憶装置に対して出力されるアドレス信号とが一致した場合に、前記複数のバスマスタのうち、少なくとも1つのバスマスタに対して前記アドレスラッチに保持しているアドレス信号と前記第1の記憶装置に対して出力されるアドレス信号とが一致したことを報知する手段とを備えたことを特徴とするデータ処理装置。