特許
J-GLOBAL ID：200903049578659140
ゲート駆動回路
発明者：
出願人/特許権者：
代理人 (3件)：
山口 巖
, 駒田 喜英
, 松崎 清
公報種別：公開公報
出願番号（国際出願番号）：特願2002-165529
公開番号（公開出願番号）：特開2004-015910
出願日： 2002年06月06日
公開日（公表日）： 2004年01月15日
要約：
【課題】電力用半導体素子を2つ以上並列接続して駆動する場合に、或る素子の異常加熱現象や高サージ電圧化を効果的に解消し、素子破壊を防止する。【解決手段】ゲート駆動回路15から並列接続された電力用半導体素子IGBT1,2を駆動する場合、温度が高くなる側の素子IGBT1に流れる電流Ic1の微分値をコンパレータ21により検出し、オフ指令13が与えられたときアンド回路22を介してトランス23の一次巻線を駆動することで、素子のゲート間に接続された二次巻線に電圧を誘起させ、温度が高くなる側の素子IGBT1のゲート電位を上げ、両素子のコレクタ電流Ic1,Ic2の電流アンバランスを是正する。【選択図】 図1
請求項（抜粋）：
並列接続された2つの電力用半導体素子のゲートを駆動するゲート駆動回路において、
前記2つの電力用半導体素子のうち温度が高くなる側の素子に流れる電流の微分値を検出する電流微分値検出手段と、その電流微分検出値を電力用半導体素子にターンオフ指令が出ている期間のみ有効とする条件判断回路と、この条件判断回路からの出力により前記温度が高くなる側の素子のゲート電位が高くなるように電圧を印加する電圧印加手段とを設け、ターンオフ時の温度差により2つの素子に流れる電流アンバランスの解消を図ることを特徴とするゲート駆動回路。
IPC (2件)：
FI (2件)：
Fターム (11件)：
5H740BA11
, 5H740BB02
, 5H740BC01
, 5H740BC02
, 5H740JA01
, 5H740JB01
, 5H740KK01
, 5H740MM08
, 5H740MM18
, 5H740PP02
, 5H740PP06
