特許

J-GLOBAL ID：200903049585287789

基準クロツクを利用したデイジタル・デツドタイム回路

発明者： 飯岡 淳司 ,  加藤 正行
出願人/特許権者： 日本電気精器株式会社
代理人 (1件)： 増田 竹夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-238821
公開番号（公開出願番号）：特開平5-056656
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 デッドタイムのばらつきがなく、信頼性に富んだ基準クロックを利用したディジタル・デッドタイム回路であって、部品点数を削減できる。【構成】 PWMパルス信号と極性反転した前記PWMパルス信号とを基準クロックによってそれぞれ分周するカウンタ1,カウンタ2、および前記カウンタ1とカウンタ2の出力信号をセット入力とし、前記PWMパルス信号と極性反転したPWMパルス信号とをリセット入力とするフリップ・フロップ3とフリップ・フロップ4とによって構成した。

請求項（抜粋）：

PWMパルス信号を基準クロックによって分周するカウンタ(2)の出力信号をセット入力とし、前記PWMパルス信号をリセット入力とするフリップ・フロップ(4)から出力されるPWMパルス信号と、極性を反転させた前記PWMパルス信号を前記基準クロックによって分周するカウンタ(1)の出力信号をセット入力とし、前記極性を反転させたPWMパルス信号をリセット入力とするフリップ・フロップ(3)から出力されるPWMパルス信号と、によって送出タイミングの異なる2つのPWMパルス信号を構成し、それぞれの信号の立下りと立上りの時間差(ディジタル・デッドタイム)を形成したことを特徴とする基準クロックを利用したディジタル・デッドタイム回路。

IPC (2件)：

H02M 7/48 ,  H03K 5/00

引用特許：

審査官引用 (4件)

• 特開平2-032765
  
• 特開昭63-224677
  
• 特開平2-032765
  
• 特開昭63-224677