特許

J-GLOBAL ID：200903049586202663

半導体記憶装置の制御方法

発明者： 高田 知二
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-086241
公開番号（公開出願番号）：特開2007-265475
出願日： 2006年03月27日
公開日（公表日）： 2007年10月11日
要約：

【課題】処理効率を向上出来る半導体記憶装置の制御方法を提供すること。【解決手段】複数ビットを保持するメモリセルを備えた半導体記憶装置3が第1レディ状態になったことを受けて制御装置2が第1信号処理を開始し、下位ビットデータが前記半導体記憶装置3に入力、書き込まれるステップS11〜S13と、前記半導体記憶装置3が第1ビジー状態となるステップS14と、遅くとも前記書き込みが終了した時点で前記半導体記憶装置3が第2レディ状態となり、前記第1信号処理が終了するステップS16、S17と、前記半導体記憶装置3が前記第2レディ状態になったことを受けて第2信号処理を開始し、上位ビットデータが前記半導体記憶装置に入力、書き込まれるステップS18〜S20とを具備し、前記上位ビットの書き込みと第2信号処理に要する期間Δt1は前記下位ビットの書き込みと第1信号処理に要する期間Δt2よりも長い。【選択図】図7

請求項（抜粋）：

各々が2ビット以上のデータを保持する複数のメモリセルを備えた半導体記憶装置の制御方法であって、 前記半導体記憶装置が、前記データの入力を受け付ける第1レディ状態となるステップと、 前記半導体記憶装置が前記第1レディ状態になったことを受けて、制御装置が前記半導体記憶装置に関する第1信号処理を開始し、前記データの下位ビットが前記半導体記憶装置に入力されるステップと、 前記メモリセルに前記下位ビットがページ単位で書き込まれるステップと、 前記下位ビットの書き込みが開始されることにより前記半導体記憶装置が、前記データの入力を受け付けない第1ビジー状態となるステップと、 遅くとも前記下位ビットの書き込みが終了した時点で前記半導体記憶装置が、前記データの入力を受け付ける第2レディ状態となり、前記第1信号処理が終了するステップと、 前記半導体記憶装置が前記第2レディ状態になったことを受けて、前記制御装置が前記半導体記憶装置に関する第2信号処理を開始し、前記データの上位ビットが前記半導体記憶装置に入力されるステップと、 前記メモリセルに前記上位ビットがページ単位で書き込まれるステップと、 遅くとも前記上位ビットの書き込みが終了した時点で、前記第2信号処理が終了するステップと を具備し、前記上位ビットの書き込みに要する期間は前記下位ビットの書き込みに要する期間よりも長く、前記第2信号処理に要する期間は前記第1信号処理に要する期間よりも長い ことを特徴とする半導体記憶装置の制御方法。

IPC (8件)：

G11C 16/02 ,  H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  G11C 16/04 ,  G06K 19/07 ,  G06F 12/00

FI (8件)：

G11C17/00 641 ,  H01L29/78 371 ,  H01L27/10 434 ,  G11C17/00 611G ,  G11C17/00 622E ,  G06K19/00 N ,  G06F12/00 564A ,  G06F12/00 597U

Fターム (46件)：

5B035AA02 ,  5B035BB09 ,  5B035CA11 ,  5B035CA22 ,  5B035CA29 ,  5B060CC01 ,  5B125BA02 ,  5B125BA19 ,  5B125DB11 ,  5B125DB19 ,  5B125EA05 ,  5B125EB01 ,  5B125EJ08 ,  5B125EK01 ,  5B125FA02 ,  5B125FA05 ,  5B125FA10 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP54 ,  5F083EP55 ,  5F083EP76 ,  5F083ER03 ,  5F083ER14 ,  5F083ER22 ,  5F083GA01 ,  5F083JA04 ,  5F083KA01 ,  5F083KA05 ,  5F083KA11 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20 ,  5F083ZA21 ,  5F101BA01 ,  5F101BB05 ,  5F101BC02 ,  5F101BD02 ,  5F101BD10 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05

引用特許：

出願人引用 (1件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-266085   出願人：株式会社東芝

審査官引用 (1件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2000-323199   出願人：株式会社東芝