特許
J-GLOBAL ID：200903049587054501
半導体装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-056437
公開番号（公開出願番号）：特開平6-252342
出願日： 1993年02月22日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 パッケージサイズの大型化を抑制しかつ回路素子の障害発生率を分散しうる集積回路技術を実現する。これにより、大規模化・大容量化されたメモリ集積回路装置等の低コスト化を推進し実装効率を高めるとともに、その製品歩留まりを高め信頼性を高める。【構成】 メモリ集積回路装置等を構成する回路ブロックを複数のチップCHP1及びCHP2等に分散して配置し、これらのチップを、集積回路群ICG11〜ICG22が形成された表面を同一方向に向けかつ下層のチップCHP2のボンディングパッド列PAD2が上層のチップCHP1によって遮蔽されないように積み重ねて接着するとともに、これらのチップを、所定のアドレス信号に従って選択的に活性化する。これにより、二次元的なチップサイズの増大を抑え、パッケージサイズの大型化を抑制するとともに、素子の障害発生率を複数チップに分散し、異常発生部をチップ単位で交換する。
請求項（抜粋）：
集積回路群が形成された表面を同一方向に向けかつ下層のチップのボンディングパッドが上層のチップによって遮蔽されないように積み重ねられる複数のチップを具備することを特徴とする半導体装置。
IPC (4件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 23/12
H01L 25/08 Z
, H01L 23/12 W
