特許

J-GLOBAL ID：200903049588336144

半導体集積回路装置

発明者： 宮林 正幸 ,  谷口 一雄
出願人/特許権者： ソニー株式会社
代理人 (1件)： 尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平8-270455
公開番号（公開出願番号）：特開平10-116913
出願日： 1996年10月14日
公開日（公表日）： 1998年05月06日
要約：

【要約】【課題】 ロジック回路1と、複数の入力データバス、出力データバス又は入出力共通データバスを有する複数のメモリ2を有する半導体集積回路装置において、データバスによる配線膜のみが占有する面積を小さくないしは略無くし、データバスの配線長を短くしてバスの充放電電流を小さくする。【解決手段】 メモリ2内のデータバスは90 、91 、・・・931をビット線の延びる方向に形成し、該データバス90 、91 、・・・931とロジック回路1とは該データバス90 、91 、・・・931とメモリ2上方にて交差する方向に延び、該データバス90 、91 、・・・931とは別の配線膜からなるデータバス30 、31 、・・・331を介して接続してなる。

請求項（抜粋）：

ロジック回路と、複数の入力データバス、出力データバス又は入出力共通データバスを有した複数のメモリを有する半導体集積回路装置において、上記メモリ内のデータバスはビット線の延びる方向に形成され、上記データバスと上記ロジック回路とは、該データバスと交差する方向に延び該データバスとは別の配線膜からなるデータバスを介して接続されてなることを特徴とする半導体集積回路装置

IPC (6件)：

H01L 21/82 ,  G11C 11/41 ,  G11C 11/409 ,  G11C 11/401 ,  H01L 27/04 ,  H01L 21/822

FI (6件)：

H01L 21/82 W ,  G11C 11/34 345 ,  G11C 11/34 354 A ,  G11C 11/34 371 H ,  G11C 11/34 371 K ,  H01L 27/04 D

引用特許：

審査官引用 (4件)

• 特開平1-272149
  
• 特開昭60-246648
  
• 特開平1-272149
  
• 特開昭60-246648