特許
J-GLOBAL ID：200903049608282976
半導体素子のキャパシタ製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-176748
公開番号（公開出願番号）：特開平9-181272
出願日： 1996年07月05日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 絶縁膜に形成した電極形成用ホ-ル内に導電層と絶縁膜を交互に形成して多重シリンダ構造のノ-ド電極を形成する方法において、工程をより簡単にし、かつ高品質、高信頼性の第1電極を形成できる半導体素子のキャパシタ製造方法を提供すること。【解決手段】 第2絶縁膜34に形成した電極形成用ホ-ル35内に導電層36,38と絶縁膜37,39を交互に形成したのち、膜厚差を利用してホ-ル35の底部から絶縁膜39を除去し、この絶縁膜39をマスクとしてホ-ル35の底部から導電層36,38および絶縁膜37,33を除去しコンタクトホ-ル40を形成する。コンタクトホ-ル40およびホ-ル35の残りの空間を導電層41で埋めたのち、CMP方法で導電層41,38,36をホ-ル35内にのみ残し、3重シリンダ構造のノ-ド電極を形成する。
請求項（抜粋）：
半導体基板の表面に第1絶縁膜を形成した後、この第1絶縁膜上に第2絶縁膜を形成し、この第2絶縁膜に電極形成用ホ-ルを開孔する工程と、前記電極形成用ホ-ルの内壁と前記第2絶縁膜の表面に第1導電層を1層あるいは第3絶縁膜を挟んで複数層形成し、さらに第1導電層の表面に電極形成用ホ-ル内で薄くなるように第4絶縁膜を形成する工程と、前記第4絶縁膜を前記電極形成用ホ-ルの底部から膜厚差を利用して除去した後、この第4絶縁膜をマスクとして電極形成用ホ-ル底部の前記第1導電層および前記絶縁膜を除去しコンタクトホ-ルを開ける工程と、前記コンタクトホ-ルおよび前記電極形成用ホ-ルの残りの空間を埋めて全面に第2導電層を形成する工程と、前記第2絶縁膜の表面より上の前記第1、第2導電層及び前記絶縁膜を除去する工程と、前記第2絶縁膜および残存導電層間の残存絶縁膜を除去し、露出した第1電極としての第1、第2導電層の表面に誘電体膜を形成し、さらに第1、第2導電層を覆って第2電極としての第3導電層を形成する工程とを具備することを特徴とする半導体素子のキャパシタ製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 C
, H01L 27/04 C
