特許

J-GLOBAL ID：200903049620916220

A/D変換処理用入力インターフェース回路

発明者： 磯村 俊章
出願人/特許権者： 株式会社ミツバ
代理人 (1件)： 大島 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-191077
公開番号（公開出願番号）：特開平9-016881
出願日： 1995年07月03日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】 正常時の検出分解能を低下することなくリード線やコネクタの短絡や断線といった異常を確実に判別し得るように構成されたA/D変換処理用入力インターフェース回路を提供する。【構成】 ポテンショメータからのアナログ信号をCPUのA/D端子に入力可能な信号に変換するための入力インターフェース回路において、正常時におけるポテンショメータからのアナログ信号を、CPUの定格入力電圧範囲における最低値の近傍から最高値の近傍に至る範囲に渡って変動するように電圧増幅する電圧増幅手段と、アナログ信号に影響を及ぼす短絡又は断線による異常時における電圧増幅手段の出力を、電源電圧レベルのアナログ信号発生時には最高値を認識し得る所定の電圧レベルに、接地レベルのアナログ信号発生時には最低値を認識し得る所定の電圧レベルに制限する電圧制限手段とを有するものとする。

請求項（抜粋）：

ポテンショメータからのアナログ信号をCPUのA/D端子に入力可能な信号に変換するためのA/D変換処理用入力インターフェース回路であって、正常時における前記ポテンショメータからの前記アナログ信号を、前記CPUの定格入力電圧範囲における最低値の近傍から最高値の近傍に至る範囲に渡って変動するように電圧増幅する電圧増幅手段と、前記アナログ信号に影響を及ぼす短絡又は断線による異常時における前記電圧増幅手段の出力を、電源電圧レベルの前記アナログ信号発生時には前記最高値を認識し得る所定の電圧レベルに制限すると共に、接地レベルの前記アナログ信号発生時には前記最低値を認識し得る所定の電圧レベルに制限する電圧制限手段とを有することを特徴とするA/D変換処理用入力インターフェース回路。

IPC (4件)：

G08C 13/00 ,  G06F 3/05 351 ,  H03M 1/12 ,  H03M 1/18

FI (4件)：

G08C 13/00 ,  G06F 3/05 351 Z ,  H03M 1/12 A ,  H03M 1/18