特許
J-GLOBAL ID：200903049621947804
薄膜トランジスタ液晶表示素子
発明者：
,
出願人/特許権者：
代理人 (1件)：
池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-271611
公開番号（公開出願番号）：特開平9-113933
出願日： 1995年10月19日
公開日（公表日）： 1997年05月02日
要約：
【要約】【課題】 同一基板上で走査線4と信号線5の交差部が存在しないようにし、主画素と副画素に異なる電圧を印加することにより、高開口率、高製造歩留まり、広視野角、低電圧の薄膜トランジスタ液晶表示素子を提供する。【解決手段】 走査側基板1上に走査線4が行状に、信号側基板2上に主信号線5aと副信号線5bが列状に形成され、薄膜トランジスタは主画素電極6aと副画素電極6bとの導通を調節する。主信号線と主画素電極間の主液晶容量と、副信号線と副画素電極間の副液晶容量との値が互いに異なる、または、主信号線と副信号線の印加電位が互いに異なる。
請求項（抜粋）：
走査側基板と信号側基板間に液晶が封入され、前記走査側基板上に走査線が行状に形成され、前記信号側基板上に信号線が列状に形成された薄膜トランジスタ液晶表示素子であって、前記信号線は主信号線及び副信号線から成り、前記走査線及び前記信号線はマトリクス様を呈し、前記走査側基板上に前記走査線と前記信号線との各交点に対応して画素電極及び薄膜トランジスタが形成され、前記画素電極は主画素電極及び副画素電極から成り、前記薄膜トランジスタは、前記走査線の電位により、前記主画素電極と前記副画素電極との導通を調節し、前記主信号線と前記副信号線及び前記主画素電極と前記副画素電極との間に、それぞれ主液晶容量と副液晶容量が形成されていることを特徴とする薄膜トランジスタ液晶表示素子。
IPC (6件)：
G02F 1/136 500
, G02F 1/133 550
, G02F 1/1343
, G09F 9/30 338
, H01L 29/786
, H01L 21/336
G02F 1/136 500
, G02F 1/133 550
, G02F 1/1343
, G09F 9/30 338 K
, H01L 29/78 612 Z
