特許
J-GLOBAL ID：200903049627218537
厚膜多層セラミック基板およびその製造方法、ならびに厚膜多層セラミック基板上への電子部品の実装構造
発明者：
,
出願人/特許権者：
代理人 (1件)：
小柴 雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-128627
公開番号（公開出願番号）：特開平11-330693
出願日： 1998年05月12日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 搭載される電子部品を半田付けするためのランドを与える導体膜の周縁部を覆うように、半田濡れ性の悪い材料からなる電気絶縁性の被覆層が形成された、厚膜多層セラミック基板において、小型化が図られ、導体膜の面積が狭くされても、被覆層の形成時のにじみのために導体膜が与える半田付けランドが必要以上に狭くされることを防止する。【解決手段】 導体膜26を、第1の導体層27と、この第1の導体層27の周縁部を露出させた状態で第1の導体層27上に厚膜をもって形成される第2の導体層28とによって構成する。被覆層29は、第1の導体層27の周縁部を覆うが第2の導体層28を覆わないように形成される。このとき、第2の導体層28の厚みによってもたらされる段差は、被覆層29の材料が第2の導体層28上にまでにじみ出すことを阻止する。
請求項（抜粋）：
セラミック基体と、前記セラミック基体上に厚膜をもって形成される少なくとも1層の絶縁ガラス層と、表面に位置する前記絶縁ガラス層の表面に所定のパターンをもって形成される導体膜とを備え、前記導体膜は、前記絶縁ガラス層上に厚膜をもって形成される第1の導体層と、前記第1の導体層の周縁部を露出させた状態で前記第1の導体層上に厚膜をもって形成される第2の導体層とを備え、前記第1の導体層の周縁部を覆うが前記第2の導体層を覆わないように、前記絶縁ガラス層上に形成される、半田濡れ性の悪い材料からなる電気絶縁性の被覆層をさらに備える、厚膜多層セラミック基板。
FI (2件)：
H05K 3/46 C
, H05K 3/46 H
