特許

J-GLOBAL ID：200903049632684970

半導体エピタキシャルウェハ及びその製造方法

発明者： 古屋 貴士 ,  永井 久隆
出願人/特許権者： 日立電線株式会社
代理人 (1件)： 絹谷 信雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-310195
公開番号（公開出願番号）：特開2003-113000
出願日： 2001年10月05日
公開日（公表日）： 2003年04月18日
要約：

【要約】【課題】 ウェハの反りやクラックの発生を効果的に抑制できる新規な半導体エピタキシャルウェハ及びその製造方法の提供。【解決手段】 有機金属気相成長法によって基板2の表面にこれと格子定数及び熱膨張係数を有する結晶層3を成長させた半導体エピタキシャルウェハ1において、上記基板2の裏面側に、その基板2に引張り応力を付与すべく応力相殺層4を備える。この結果、基板2の裏面側から結晶層3に発生する引張り応力が相殺されるため、冷却後の基板の反りや反りによるクラック等の不都合を効果的に抑制できる。

請求項（抜粋）：

有機金属気相成長法(MOVPE法)によって基板の表面にこれと異なる格子定数及び熱膨張係数を有する結晶層を成長させた半導体エピタキシャルウェハにおいて、上記基板の裏面側に、その基板に対して引張り応力を付与する応力相殺層を備えたことを特徴とする半導体エピタキシャルウェハ。

IPC (3件)：

C30B 29/38 ,  C30B 25/18 ,  H01L 21/205

FI (3件)：

C30B 29/38 D ,  C30B 25/18 ,  H01L 21/205

Fターム (23件)：

4G077AA03 ,  4G077BE11 ,  4G077BE13 ,  4G077BE15 ,  4G077DB08 ,  4G077ED06 ,  4G077EE06 ,  4G077HA12 ,  4G077TB05 ,  4G077TC16 ,  4G077TK08 ,  5F045AA04 ,  5F045AB02 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AB32 ,  5F045AC08 ,  5F045AC12 ,  5F045AF09 ,  5F045BB11 ,  5F045CA12 ,  5F045DA69