特許
J-GLOBAL ID：200903049636968832
階層間ディレイ配分方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-229735
公開番号（公開出願番号）：特開平6-076020
出願日： 1992年08月28日
公開日（公表日）： 1994年03月18日
要約：
【要約】【目的】装置のクローズパスの特性考慮をクローズパスの転送サイクルタイムで各半導体集積回路に配分することで半導体集積回路毎に考慮可能とすること。【構成】個々に実装設計される半導体集積回路を複数搭載し、半導体集積回路の上位階層である装置において、複数の半導体集積回路にまたがるフリップフロップ間の経路(クローズパス)の信号伝幡遅延時間(ディレイタイム)を各々の半導体集積回路実装段階で制御するために、クローズパスを伝幡する信号を転送しなければならない時間(転送サイクルタイム)以内に転送するように、クローズパスの半導体集積回路内に属する部分の径路(オープンパス)毎に、転送サイクルタイムをゲート段数で配分して各オープンパスのディレイタイムの許容値(ディレイ目標値)を設定する階層間ディレイ配分方法。
請求項（抜粋）：
個々に実装設計される半導体集積回路を複数搭載して構成する装置において、複数の半導体集積回路にまたがるフリップフロップ間の経路(以下クローズパスと呼ぶ)の信号伝幡遅延時間(以下ディレイタイムと呼ぶ)を各々の半導体集積回路実装段階で制御するための技術に関し、クローズパスを伝幡する信号を転送しなければならない時間(以下転送サイクルタイムと呼ぶ)以内に転送するように、クローズパスの半導体集積回路内に属する部分の径路(以下オープンパスと呼ぶ)毎に、転送サイクルタイムをそのパスに属する各オープンパスのゲート段数(半導体集積回路入出力ピンからフリップフロップまでのゲート数)の比率に応じて、各オープンパスに当該オープンパスの信号のディレイ目標値として配分し、各オープンパスのディレイタイムの許容値(以下ディレイ目標値と呼ぶ)を設定することを特徴とする階層間ディレイ配分方法。
IPC (2件)：
G06F 15/60 360
, H01L 21/82
