特許
J-GLOBAL ID：200903049644535260
画素同期装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-027431
公開番号（公開出願番号）：特開平5-199483
出願日： 1992年01月17日
公開日（公表日）： 1993年08月06日
要約：
【要約】【目的】 コンピュータグラフィックを鮮明に再現できるようにする。 【構成】 水平同期信号9に同期したクロックを発声するPLL 回路16と、液晶パネルの画素毎に対応している映像信号1の前縁を検出し、映像信号1の前縁時点から所定時間遅れた時点でセットパルス7を出力するエッジ検出回路8と、PLL 回路16が出力するクロックにより液晶パネルに画素を表示する画素表示クロックCKH1,CKH2 を作成する分周器23とを備えて、エッジ検出回路8が出力するセットパルス7により映像信号1と画素表示クロックCKH1, CKH2とを同期させる構成にする。
請求項（抜粋）：
それに入力された水平同期信号に同期してPLL 回路が出力する基準クロックを分周し、分周して作成した画素表示クロックに基づいて液晶パネルに画像を表示するようにしている液晶テレビにおいて、それに入力された、表示すべき画素に対応している映像信号の立上りエッジを検出し、そのエッジ検出時点から所定時間遅れた時点でパルスを出力するエッジ検出回路を備え、前記パルスにより映像信号と前記画素表示クロックとを同期すべく構成していることを特徴とする液晶テレビ。
IPC (2件)：
H04N 5/66 102
, G09G 3/36
