特許

J-GLOBAL ID：200903049646518797

フラッシュメモリシステム

発明者： 實光 良門
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-148999
公開番号（公開出願番号）：特開2003-345650
出願日： 2002年05月23日
公開日（公表日）： 2003年12月05日
要約：

【要約】【課題】 電源がフェイルした場合でも支障なくシステム全体の内容にアクセスすることができる、信頼性の高いフラッシュメモリシステムを提供する。【解決手段】 フラッシュメモリシステムには、接続用コネクタ1と、CPU2と、2つのフラッシュメモリ3、4と、バッファメモリ5と、2つの論理/物理アドレス変換用メモリ6、7と、ECC回路8とが設けられている。接続用コネクタ1とCPU2とは、システムインタフェースバス10を介して互いに接続されている。CPU2と、両フラッシュメモリ3、4と、バッファメモリ5と、両論理/物理アドレス変換用メモリ6、7と、ECC回路8とは、システムバス11を介して互いに接続されている。このフラッシュメモリシステムでは、各フラッシュメモリ3、4毎に個別的に論理/物理アドレス変換用メモリ6、7が設けられ、その信頼性が高められている。

請求項（抜粋）：

データ処理手段から入力されたデータを、任意の物理アドレスの記憶領域に記憶することができるフラッシュメモリ領域と、上記データ処理手段によって指定された、上記データを記憶すべき論理アドレスを上記物理アドレスに変換する論理/物理アドレス変換手段とが設けられ、上記データ処理手段から入力されたデータを、該データ処理手段の指定する論理アドレスに対応する物理アドレスの記憶領域に記憶させることができる一方、上記データ処理手段によって指定された論理アドレスに対応する物理アドレスの記憶領域のデータを該データ処理手段に出力することができるようになっているフラッシュメモリシステムであって、上記フラッシュメモリ領域が複数設けられ、上記論理/物理アドレス変換手段が各フラッシュメモリ領域毎に設けられていることを特徴とするフラッシュメモリシステム。

IPC (3件)：

G06F 12/02 570 ,  G06F 12/16 310 ,  G06F 12/16 320

FI (3件)：

G06F 12/02 570 A ,  G06F 12/16 310 J ,  G06F 12/16 320 F

Fターム (5件)：

5B018GA02 ,  5B018GA04 ,  5B018HA14 ,  5B018NA06 ,  5B060AB26