特許
J-GLOBAL ID:200903049648204307
表示装置の駆動回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
鈴木 章夫
公報種別:公開公報
出願番号(国際出願番号):特願2003-062766
公開番号(公開出願番号):特開2004-271930
出願日: 2003年03月10日
公開日(公表日): 2004年09月30日
要約:
【課題】フレームメモリを内蔵するデータ線駆動回路において、フレームメモリからの画像データを一斉に判別して不要な階調アンプを非活性状態にする。【解決手段】表示装置の駆動タイミングに基づいて1フレームの画像データを記憶するフレームメモリ101と、1ラインの画像データを記憶するラインメモリ(データラッチ回路A,B)102,103と、デコード回路104と、階調電圧発生回路109で発生された階調電圧を増幅する階調アンプ回路111と、画像データを判定するデータ判定回路107と、データ判定回路107によって階調アンプ111を構成する複数の階調アンプを個別に活性状態または非活性状態にするバイアス制御回路108と、画像データに応じて階調電圧を選択する階調電圧選択回路105とを備え、フレームメモリ101からの画像データをデータ判別回路107で一斉に判別し、階調アンプ回路111内の不要な階調アンプを非活性状態にして低消費電力での駆動を可能にする。【選択図】 図2
請求項(抜粋):
複数の走査線と複数のデータ線とがマトリクス状に配置された表示装置において、CPUから入力される信号とは非同期な駆動タイミング信号に基づいて1フレームの画像データを記憶するフレームメモリと、前記フレームメモリに記憶された画像データから1ラインの画像データを記憶するデータラッチ回路と、ラッチされた画像データをデコードするデコーダ回路と、画像データを判定するデータ判定回路と、画像データを表示するための階調電圧を発生する階調電圧発生回路と、前記階調電圧をそれぞれ増幅する複数の階調アンプを備えた階調アンプ回路と、前記データ判定回路から出力される判定結果に基づいて前記複数の階調アンプを個々に活性状態または非活性状態にするバイアス制御回路と、前記階調アンプ回路からの階調電圧を画像データに応じて選択して出力回路に出力する階調電圧選択回路とを備え、前記データ判定回路は前記デコーダ回路により制御される前記階調電圧選択回路での選択状態に基づいて判定を行うように構成されることを特徴とする表示装置の駆動回路。
IPC (3件):
G09G3/36
, G09G3/20
, H04N5/66
FI (12件):
G09G3/36
, G09G3/20 611A
, G09G3/20 612F
, G09G3/20 612G
, G09G3/20 612U
, G09G3/20 621K
, G09G3/20 621M
, G09G3/20 623E
, G09G3/20 660U
, G09G3/20 660V
, G09G3/20 680S
, H04N5/66 102B
Fターム (42件):
5C006AA02
, 5C006AF03
, 5C006AF42
, 5C006AF54
, 5C006AF68
, 5C006AF69
, 5C006AF75
, 5C006AF81
, 5C006AF83
, 5C006BC12
, 5C006BF02
, 5C006BF03
, 5C006BF04
, 5C006BF15
, 5C006BF22
, 5C006BF25
, 5C006BF43
, 5C006FA03
, 5C006FA04
, 5C006FA43
, 5C006FA47
, 5C058AA06
, 5C058BA26
, 5C058BB12
, 5C058BB13
, 5C080AA10
, 5C080BB05
, 5C080DD22
, 5C080DD26
, 5C080EE19
, 5C080FF01
, 5C080FF09
, 5C080FF11
, 5C080FF12
, 5C080GG12
, 5C080GG15
, 5C080GG17
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
, 5C080KK47
引用特許:
前のページに戻る