特許

J-GLOBAL ID：200903049649614703

半導体集積回路装置

発明者： 工藤 純也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-032926
公開番号（公開出願番号）：特開平10-223764
出願日： 1997年01月31日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 実質的に小さな回路規模によりテスト時間の短縮化を実現したゲートアレイからなる半導体集積回路装置を提供する。【解決手段】 ゲートアレイを構成する複数からなる基本セル列に沿って形成され、診断用スキャンフリップフロップ専用回路とを備え、かかるスキャンフリップフロップ回路専用の素子を上記基本セルを構成する素子に比べて小さく形成する。

請求項（抜粋）：

ゲートアレイを構成する複数からなる基本セル列と、上記基本セル列に沿って形成され、診断用スキャンフリップフロップ専用回路とを備えてなり、上記スキャンフリップフロップ回路専用の素子を上記基本セルを構成する素子に比べて小さく形成してなることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/82 ,  G01R 31/28 ,  H01L 27/118 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 21/82 T ,  G01R 31/28 G ,  H01L 21/82 M ,  H01L 27/04 T