特許

J-GLOBAL ID：200903049655678268

半導体装置

発明者： 田口 眞男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-237284
公開番号（公開出願番号）：特開平6-084357
出願日： 1992年09月04日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】 安定した電圧を供給するための電圧制御回路をチップ上に搭載した半導体装置に関し、どのような状況下においても安定した動作が可能な電圧制御回路を搭載した半導体装置の提供を目的とする。【構成】 チップ上に電圧制御回路を搭載した半導体装置であって、前記電圧制御回路は、一対の負荷デバイスQ3,Q4 を共通に持ち、ゲート同士およびドレイン同士が共通に接続された複数の差動増幅トランジスタ対Q1,Q2;Q6,Q7 を具備し、該複数の差動増幅トランジスタ対は、スタンバイ状態を含めて常時動作している第1の差動増幅トランジスタ対Q1,Q2 と、アクティブ状態になったときに動作する第2の差動増幅トランジスタ対Q6,Q7 とを備えるように構成する。

請求項（抜粋）：

チップ上に電圧制御回路を搭載した半導体装置であって、前記電圧制御回路は、一対の負荷デバイス(Q3,Q4)を共通に持ち、ゲート同士およびドレイン同士が共通に接続された複数の差動増幅トランジスタ対(Q1,Q2;Q6,Q7)を具備し、該複数の差動増幅トランジスタ対は、スタンバイ状態を含めて常時動作している第1の差動増幅トランジスタ対(Q1,Q2)と、アクティブ状態になったときに動作する第2の差動増幅トランジスタ対(Q6,Q7)とを備えたことを特徴とする半導体装置。

IPC (2件)：

G11C 11/409 ,  G11C 11/413

FI (2件)：

G11C 11/34 353 E ,  G11C 11/34 335 A