特許
J-GLOBAL ID:200903049657581180

電子機器の製造方法

発明者:
出願人/特許権者:
代理人 (7件): 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  青山 正和 ,  鈴木 三義 ,  西 和哉 ,  村山 靖彦
公報種別:公開公報
出願番号(国際出願番号):特願2007-038305
公開番号(公開出願番号):特開2008-204086
出願日: 2007年02月19日
公開日(公表日): 2008年09月04日
要約:
【課題】低コストで、かつ短時間で、EMC対策が精度よくなされた電子機器を設計、製造できる電子機器の製造方法を提供する。【解決手段】金属材料または導電性セラミックスを含む厚さ5〜200nmのノイズ抑制層10を有する電子機器(プリント配線板20)の製造方法であって、(a)ノイズ抑制層を有する電子機器を設計する工程と、(b)設計された電子機器について、電磁界シミュレータを用いて電磁界解析を行い、シミュレーション結果を得る工程と、(c)シミュレーション結果に基づいて、電子機器のEMCを評価し、設計を検証する工程と、(d)設計を検証した結果に基づいて、電子機器を製造する工程とを有し、(b)工程において、複数の周波数におけるノイズ抑制層の複素誘電率および複素透磁率を電磁界シミュレータに入力する、電子機器の製造方法。【選択図】図1
請求項(抜粋):
金属材料または導電性セラミックスを含む厚さ5〜200nmのノイズ抑制層を有する電子機器の製造方法であって、 (a)ノイズ抑制層を有する電子機器を設計する工程と、 (b)設計された電子機器について、電磁界シミュレータを用いて電磁界解析を行い、シミュレーション結果を得る工程と、 (c)シミュレーション結果に基づいて、電子機器のEMCを評価し、設計を検証する工程と、 (d)設計を検証した結果に基づいて、電子機器を製造する工程とを有し、 (b)工程において、複数の周波数におけるノイズ抑制層の複素誘電率および複素透磁率を電磁界シミュレータに入力する、電子機器の製造方法。
IPC (1件):
G06F 17/50
FI (1件):
G06F17/50 666V
Fターム (3件):
5B046AA08 ,  5B046BA04 ,  5B046JA10
引用特許:
出願人引用 (2件)

前のページに戻る