特許
J-GLOBAL ID：200903049682158691
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316198
公開番号（公開出願番号）：特開平6-140505
出願日： 1992年10月28日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 スタンダードセル方式により設計された、3つの回路ブロックからなるランダムロジック部101において、必要以上の動作速度性能を持つセル高さが必要以上に大きいスタンダードセルを極力少なくして高集積な半導体集積回路装置を得る。【構成】 各回路ブロック110a,130a,及び120aをそれぞれ、その機能に応じた速度性能を持つようセル高さh31,h32,h33(h31<h32<h33)が設定されたSサイズスタンダードセル31,Mサイズスタンダ-ドセル32,及びLサイズスタンダードセル33を用いて構成した。
請求項（抜粋）：
それぞれ所定の機能を有する複数の回路ブロックからなる内部論理回路を備え、上記各回路ブロックの半導体基板上での回路パターンが、セル固有の機能に応じた回路パターンがスタンダードセルライブラリに保有されているスタンダードセルの配列により設計されている半導体集積回路装置において、上記スタンダードセルライブラリは、上記セル配列方向と垂直な方向の高さ寸法をセル固有の機能に応じて設定した、セル高さの異なる種々のスタンダードセルの回路パターンを保有するものであり、上記各回路ブロックは、該回路ブロックの機能に応じたセル高さを有するスタンダードセルを配列して構成されていることを特徴とする半導体集積回路装置。
FI (2件)：
H01L 21/82 B
, H01L 21/82 L
