特許
J-GLOBAL ID：200903049695130940
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
菊池 弘
公報種別：公開公報
出願番号（国際出願番号）：特願平3-222420
公開番号（公開出願番号）：特開平5-048090
出願日： 1991年08月08日
公開日（公表日）： 1993年02月26日
要約：
【要約】【目的】 素子の集積密度の向上とトランジスタ上層のパターニングの平坦化および工程を簡略にできる半導体装置の製造方法を提供することを目的とする。【構成】 基板にトレンチ形成後、トレンチ底部にゲート絶縁膜、ゲート電極を形成し、不純物を基板に対して所定角度で注入して、トレンチ内壁にソース/ドレ拡散層を形成し、絶縁膜を全面に形成後、ゲート電極上のみ絶縁膜を除去し、トレンチを金属配線層で埋め込む。
請求項（抜粋）：
半導体基板表面にトレンチを形成する工程と、前記トレンチ内の半導体基板表面に絶縁膜を形成する工程と、前記絶縁膜表面にシリコン膜を形成する工程と、前記トレンチ内に充填する様に前記半導体基板表面にポジレジスト膜を塗布する工程と、前記ポジレジスト膜の前記トレンチ内の一部が感光不十分な領域となり他の前記半導体基板表面の前記ポジレジスト膜が完全に露光する光量で、前記ポジレジスト膜を露光し現像する工程と、前記トレンチ内の感光不十分な領域に残ったポジレジスト膜をマスクとして前記シリコン膜と絶縁膜をエッチングして、前記トレンチ底部にゲート絶縁膜とゲート電極を形成する工程と、前記トレンチの側壁に不純物を注入してソース及びドレイン拡散層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 29/784
, H01L 27/108
H01L 29/78 301 V
, H01L 27/10 325 D
