メモリ装置

発明者：
出願人/特許権者：
代理人 (1件)： ▲柳▼川信
公報種別：公開公報
出願番号（国際出願番号）：特願平5-225185
公開番号（公開出願番号）：特開平7-057457
出願日： 1993年08月18日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】複数バンクを有し、センスアンプをキャッシュメモリとして用いるDRAMにおいて、チップサイズを小としつつ高速アクセスを実現する。【構成】 RASBをロウレベルに維持した状態で、センスアンプはアクティブとしたままでワード線を制御信号RSTRによりリセット可能とする。RASBがロウレベルに維持されているので、センスアンプがアクティブのままであるから、センスアンプをキャッシュメモリとして用いることができる。ページアクセスサイクル中にライトがあったかどうか判定し、ライトがあればRASB上昇時にワード線を上げ、センスアンプ内のデータをメモリセルにリストアしてからビット線対をプリチャージし、ライトがなければ、RASB上昇時に直ちにビット線対をプリチャージする。

請求項（抜粋）：

ワード線と、ビット線と、これ等ワード線とビット線との各交差部に設けられたメモリセルと、前記ビット線対応に設けられて対応ビット線のデータを増幅するセンスアンプと、外部ローアドレスストローブ信号の活性化に応答してアドレス信号を取込みこのアドレス信号に応じたワード線を選択的に活性化する手段と、前記アドレス信号に応じたビット線に対応するセンスアンプを選択的に活性化する手段とを含むメモリ装置であって、前記ローアドレスストローブ信号の活性状態で、制御信号に応答して前記センスアンプの活性状態を維持しつつ前記ワード線を非活性状態に制御する手段を含むことを特徴とするメモリ装置。

引用特許：

審査官引用 (4件)

特開平4-053084
特開平4-318391
センスアンプ制御回路及びセンスアンプ制御方法
公報種別：公開公報出願番号：特願平5-049379 出願人：富士通株式会社

全件表示

前のページに戻る