特許
J-GLOBAL ID：200903049699841760
パルス幅制御インバータ回路
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 史旺 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-329534
公開番号（公開出願番号）：特開平6-178533
出願日： 1992年12月09日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】 本発明は、パルス幅制御インバータ回路に関し、過電流状態が解除されたときの過電圧を抑圧することを目的とする。【構成】 スイッチング素子のスイッチング制御を行う比較回路にダイオードを経て接続されるソフトスタート回路、及び過電流検出回路を有するパルス幅制御インバータ回路において、前記ソフトスタート回路を構成するソフトスタート部及びデットタイム部に共通に用いられる抵抗であって、前記ソフトスタート回路の出力電圧を出力する抵抗の出力電圧出力端子とは反対側の端子に前記過電流検出回路の出力をダイオードを介して接続したことを特徴する。
請求項（抜粋）：
スイッチング素子(2)のスイッチング制御を行う比較回路(4)にダイオード(6)を経て接続されるソフトスタート回路(8)、及び過電流検出回路(10)を有するパルス幅制御インバータ回路において、前記ソフトスタート回路(8)を構成するソフトスタート部(12)及びデットタイム部(14)に共通に用いられる抵抗であって、前記ソフトスタート回路(8)の出力電圧を出力する抵抗(16)の出力電圧出力端子とは反対側の端子に前記過電流検出回路(10)の出力をダイオード(18)を介して接続したことを特徴するパルス幅制御インバータ回路。
引用特許：
前のページに戻る
