特許
J-GLOBAL ID:200903049700360045
半導体集積回路装置
発明者:
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2007-292929
公開番号(公開出願番号):特開2008-053758
出願日: 2007年11月12日
公開日(公表日): 2008年03月06日
要約:
【課題】複数層の埋め込み配線を有する半導体集積回路装置において、埋め込み配線と底部にて接続するプラグとその埋め込み配線との界面でのストレスマイグレーションによる導通不良を防ぐ。【解決手段】たとえば、Cu配線33Wの幅が約0.9μm以上かつ約1.44μm未満であり、Cu配線43の幅およびプラグ43Pの径が約0.18μmである場合において、Cu配線33W上にてCu配線33WとCu配線43とを電気的に接続するプラグ43Pを2個以上配置する。【選択図】図18
請求項(抜粋):
半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜の第1配線溝内および第3配線溝内にそれぞれ形成され、かつ、第1方向に延在する第1配線および第3配線と、
前記第1絶縁膜上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された第3絶縁膜と、
前記第3絶縁膜の第2配線溝内に形成され、且つ、前記第1方向と交差する第2方向に延在する第2配線と、
前記第2絶縁膜の第1孔内および第2孔内に形成され、且つ、前記第1配線と前記第2配線とを接続する第1プラグおよび前記第3配線と前記第2配線とを接続する第2プラグと、
を有する半導体集積回路装置であって、
前記第1配線、前記第2配線、前記第3配線、前記第1プラグおよび前記第2プラグは、銅を主成分とする膜を含んで形成されており、
前記第2方向において、前記第1配線は前記第3配線に近い一方の端部と、前記第3配線から遠い他方の端部とを有し、
前記第2方向において、前記第1プラグは、前記第1プラグの中心から前記第1配線の一方の端部までの距離と、前記第1プラグの中心から前記第1配線の他方の端部までの距離とが異なるように配置されており、
前記第2方向において、前記第3配線は前記第1配線に近い一方の端部と、前記第1配線から遠い他方の端部とを有し、
前記第2方向において、前記第2プラグは、前記第2プラグの中心から前記第3配線の一方の端部までの距離と、前記第2プラグの中心から前記第3配線の他方の端部までの距離とが異なるように配置されていることを特徴とする半導体集積回路装置。
IPC (2件):
H01L 21/768
, H01L 23/522
FI (1件):
Fターム (67件):
5F033HH04
, 5F033HH11
, 5F033HH15
, 5F033HH21
, 5F033HH25
, 5F033HH27
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ11
, 5F033JJ18
, 5F033JJ19
, 5F033JJ21
, 5F033JJ27
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033KK01
, 5F033KK11
, 5F033KK21
, 5F033KK27
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033NN34
, 5F033PP06
, 5F033PP15
, 5F033PP21
, 5F033PP22
, 5F033PP27
, 5F033PP28
, 5F033PP33
, 5F033QQ00
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ19
, 5F033QQ25
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033QQ58
, 5F033QQ59
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033QQ75
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR09
, 5F033RR11
, 5F033RR15
, 5F033SS02
, 5F033SS03
, 5F033SS11
, 5F033TT08
, 5F033UU04
, 5F033VV06
, 5F033VV16
, 5F033XX06
引用特許:
前のページに戻る