特許
J-GLOBAL ID：200903049716971117
PLL周波数シンセサイザ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106610
公開番号（公開出願番号）：特開平5-304469
出願日： 1992年04月24日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】 本発明は、PLL周波数シンセサイザ回路の電源投入から動作開始までの時間を短縮するとともにデータ転送のためのソフトウェアを短縮することを目的とする。【構成】 水晶発振回路6の出力を分周しPLLの基準周波数を生成する基準分周回路7と電圧制御発振回路2の出力を分周する可変分周回路5の分周数を設定するデータが外部装置から伝達されるプリセッタブルシフトレジスタ9と、電源電圧の印加時に初期設定パルスを発生する電源電圧検出回路10を備え、電源投入時に発生する初期設定パルスにより電圧制御発振回路2の発振周波数が所定の周波数となるデータがプリセッタブルシフトレジスタ9にセットされることにより、基準分周回路7と可変分周回路5の分周数が設定される。
請求項（抜粋）：
基準発信信号を発生する水晶発振回路と、該水晶発振回路の出力を分周しPLLの基準周波数を生成する基準分周回路と、印加される電圧によって発振周波数が制御される電圧制御発振回路(VCO)と、該電圧制御発振回路の出力を分周する可変分周回路と、該可変分周回路の分周出力と前記基準分周回路の分周出力の位相を比較し位相差に応じた電圧を前記電圧制御発振回路に印加する位相比較回路と、前記基準分周回路の分周数と前記可変分周回路の分周数を設定するデータが外部装置から伝達されるプリセッタブルシフトレジスタと、電源電圧の印加時に初期設定パルスを発生する電源電圧検出回路とを備え、電源投入時に発生する前記初期設定パルスにより前記電圧制御発振回路の発振周波数が所定の周波数となるデータが前記プリセッタブルシフトレジスタにセットされることを特徴とするPLL周波数シンセサイザ。
IPC (2件)：
FI (2件)：
H03L 7/18 Z
, H03L 7/10 A
