特許
J-GLOBAL ID：200903049729339967
薄膜スイッチング素子
発明者：
,
出願人/特許権者：
代理人 (1件)：
阪本 清孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-179719
公開番号（公開出願番号）：特開平9-008318
出願日： 1995年06月23日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】 LDD構造等を用いることなく、簡単な構造によりリ-ク電流の低減化を図ることができる薄膜スイッチング素子を得る。【構成】 第1の薄膜トランジスタ11と第2の薄膜トランジスタ12とを接続して薄膜スイッチング素子10を形成し、各トランジスタのしきい値電圧を調整することにより、前記薄膜スイッチング素子10がオフ状態である場合において、サブスレッシュホ-ルド領域で動作する薄膜トランジスタに接続される側の信号線の電位を保持する場合に、その電位の大部分がサブスレッシュホ-ルド領域で動作する薄膜トランジスタにかかり、オフ状態の他の薄膜トランジスタにかかる電圧を緩和し、他の薄膜トランジスタのリ-ク電流を低減することにより、薄膜スイッチング素子10全体のリーク電流を低減させる。
請求項（抜粋）：
第1のN型多結晶シリコン薄膜トランジスタと第2のN型多結晶シリコン薄膜トランジスタとを直列に接続し、第1のN型多結晶シリコン薄膜トランジスタは第1の信号線に第2のN型多結晶シリコン薄膜トランジスタは第2の信号線にそれぞれ接続され、各トランジスタのゲート電極は互いに等しい電圧によって駆動されることによりオン・オフ制御を行なうスイッチ回路であって、前記第1の信号線と第2の信号線のうち、高い電位が与えられた信号線に接続される薄膜トランジスタのしきい値電圧が、他の薄膜トランジスタのしきい値電圧より低く設定され、スイッチ回路のオン時には、全ての薄膜トランジスタのしきい値電圧より高い電圧を各ゲート電極に印加し、スイッチ回路のオフ時には、前記しきい値電圧の低い薄膜トランジスタがサブスレッシュホ-ルド領域で動作し、他の薄膜トランジスタがオフとなる電圧を印加することを特徴とする薄膜スイッチング素子。
IPC (3件)：
H01L 29/786
, H04N 1/028
, H04N 5/335
H01L 29/78 614
, H04N 1/028 A
, H04N 1/028 Z
, H04N 5/335 Z
